Win 10: Software Raid 0 mit 4x NVME über Z270 Chipsatz 6 gb/s Datendurchsatz? Wie geht das?

[Renegade334]

Das stimmt ja nicht mit drei NVME über den Chipsatz und eine NVME an Port 2.

Ich habe ja im Raid-0 Verbund zwei NVMEs über das Mainboard (Chipsatz) und zwei NVME über Port 2 + 3. Eine NVME am Mainboard läuft einzeln. Wobei offenbar auch Port 3 über die CPU läuft. Sonst könnte ich ja nicht auf 6,6 gb/s beim Schreiben kommen.

Ich habe nur die Skizze im Handbuch ausgewertet. Laut der laufen alle M2 Slots die auf dem Board verbaut sind über den Chipsatz.
Das passt auch zu deinen Ergebnissen, dass du mit der zusätzlichen SSD über Adapter in PCIe Slot 2 (läuft über CPU) insgesamt auf ca. 8 Lanes von der Geschwindigkeit kommst.

Und 3 SSDs über Chipsatz und 3 über CPU bringt dir absolut nichts. Das bremst dich weiterhin aus, sobald auf mehr als 1 SSD vom Chipsatz geschrieben wird. Für volle Geschwindigkeit müsstest du 1 SSD am Chipsatz und bis zu 4 an der CPU betreiben (bis zu 16 Lanes). Sobald du eine weitere an den Chipsatz anschließt, bremst du das Raid wieder aus, da du nur noch halb so schnell parallel schreiben kannst.

Schau doch einfach mal mit welcher Anbindung die Grafikkarte noch läuft.
Wenn sie auf 8x läuft ist 1 SSD an der CPU, und wenn sie auf 4x läuft sind 2 SSDs an der CPU

Die GPU sollte immer mindestens 8 Lanes haben, sonst steckt sie im falschen Slot. Die CPU kann auf dem Board bis auf 8+4+4 umschalten, aber nicht unter die 8.
Die CPU hat übrigens nur 16 Lanes PCIe 3.0, der Rest kommt vom Chipsatz.

 

[sLy]

Mit welcher Anbindung die Graka läuft, kannst du z.B. mit GPU-Z sehen.

 

[Holt]

Im Handbuch steht, dass der PCIe-Port 1 und 2 über die CPU angebunden ist.

Der PCIe-Port 3 und 4 über den Chipsatz.

jetzt habe ich doch einen NVME-to-PCIe-Adapter auf dem PCIe-Port 2 laufen und einen auf PCIe-Port 3.

Dann ist die eine M.2 SSD ja schon mit Sicherheit an den Lanes der CPU angebunden und die Graka läuft mit 8 Lanes.

Wenn man die drei m.2 Steckplätze benutzt, ist der PCIe-Port 4 offline.

Damit ist der mit ziemlicher Sicherheit an den Lanes des Chipsatzes angebunden.

Kann eigentlich nur so sein, dass wenn man ein 4 Lanes auf PCIe-Port 2 + 3 benutzt, beide an die CPU angebunden sind.

Die Performance spricht dagegen und außerdem kann man dies daran sehen wie viele Lanes der Slot2 hat, wenn der Slot 3 auch belegt ist. Sind es dann nur 4, so hat Slot 3 auch Lanes der CPU, sind es immer noch 8, so hat er Lanes vom Chipsatz.

Weil 6 gb/s der Speed von 8 Lanes ist und nicht der von 4 Lanes.

Passt doch, einmal die 4 des Slot 2, dann die 4 von DMI3, welches technisch ja PCIe 3.0 x4 ist. Die CPU hat ja eigentlich nicht 16, sondern 20 PCIe Lanes, nur werden 4 fest als DMI3 für die Anbindung des Chipsatzes verwendet und daher bei Intel nicht mitgezählt.

Ist der PCIe 3 ein "16x" Slot?
Falls nicht wird der am Z270 hängen.

Dies muss nicht so sein, es gibt sowohl PCIe Slot die mechanisch x16 sind und am Chipsatz hängen als auch, wenn auch selten auf Consumer Boards, Slot die mechanisch kürzer sind aber Lanes der CPU haben.

schmeiß die GPU raus und bau die 4 M2 auf den PCIe 3.0 x16 Slot

4-fach geht nicht, das gibt das Handuch nicht her. 8x8x4.

Eben, die 16 Lanes der CPU lasssen sich bei S.115x immer nur maximal in x8/x4/x4 aufteilen.

Wie überprüfe ich die Anbindung der Graka?

Schau mit HWInfo64 nach, klappe dort bei Bus alles auf bis Du die Graka gefunden hast und schau war bei Current Link Width steht, da sollte x8 stehen.

Wenn der PCIe 2 Slot Lane Bifurcation unterstützt könntest Du dort noch eine M.2 SSD einbauen, wenn Du einen Adapter für mehrere M.2 PCIe SSDs verbaust wie z.B. die ASUS Hyper M.2 X16 Card (90MC05G0-M0EAY0).

 

[Vissi]

Ich habe mich im Anfangspost verschrieben. Habe zwar 3 SSDs über die M.2 Steckplätze verbaut, aber davon nur 2 im Raid 0 Verbund. Zwei weitere SSDs sind an Port 2+3 verbaut. Also müsste Port 2+3 über die CPU angebunden sein.

Die Frage, die jetzt noch offenbleibt, ist, wenn ich die 5. m.2 SSD in den Raid-0-Verbund imtegriere, die über den Chipsatz angebunden iist ist es unsymetrisch und die Geschwindigkeit müsste auf den kleinsten gemeinsamen = Nenner 4 Lanes fallen?

 

[Renegade334]

Zwei weitere SSDs sind an Port 2+3 verbaut. Also müsste Port 2+3 über die CPU angebunden sein.

Wie kommst du zu dem Schluss? Bzw. was ist für dich denn Port 2 und 3?
Wenn die in den M2 Slots auf dem Board stecken, laufen die über den Chipsatz.
Wenn die per Adapter in einem deiner PCIe Slots stecken, laufen sie über die CPU, außer bei PCIe Slot 4, dann laufen die auch wieder über den Chipsatz.
Wenn du also per Adapter an PCIe Slot 2 und 3 gehst wäre es per CPU, wenn du an M2 Port 2 und 3 gehst wäre es per Chipsatz.

Zu deiner 2. Frage: Das ist sehr wahrscheinlich.

 

[Holt]

Also müsste Port 2+3 über die CPU angebunden sein.

Hast Du Post #23 gelesen? Ich sehe nicht zwingend, dass Slot 3 an den Lanes der CPU hängt, schau halt ins Handbuch wie viele Lanes der Slot 2 hat, wenn man auch Slot 3 belegt. Die Performance spricht dafür das Slot 3 auch Lanes vom Chipsatz hat, denn alle am Chipsatz können zusammen bestenfalls so 3,5GB/s bringen und eine an Lanes der CPU noch mal so viel, da ein RAID nie zu 100% skaliert und Du 6,x GB/s hast, dürfte nur einer der SSD im RAID an den Lanes der CPU hängen.

wenn ich die 5. m.2 SSD in den Raid-0-Verbund imtegriere, die über den Chipsatz angebunden iist ist es unsymetrisch und die Geschwindigkeit müsste auf den kleinsten gemeinsamen = Nenner 4 Lanes fallen?

Nein, alle am Chipsatz werden durch die DMI Anbidnung des Chipsatzes limitiert, die an der CPU hängen aber nicht und somit ist es letztlich von der Performance her wie ein RAID 0 aus 2 SSDs, wenn nur eine an den Lanes der CPU und die anderen an denen des Chipsatzes hängen, zumindest lesend und bei den schnellen SSDs.

Wenn die per Adapter in einem deiner PCIe Slots stecken, laufen sie über die CPU, außer bei PCIe Slot 4

und im Slot 3, der scheint mir nämlich an den Lanes des Chipsatzes zu hängen, wie es ja wohl auch im Handbuch steht. Der Z270 hat bis zu 24 PCIe Lanes, da kann man durchaus 4 mal x4 mit realisieren und hat dann immer noch HSIOs für die Zusatzcontoller und SATA und USB3 Ports übrig.

 

[Vissi]

Habe das Ganze jetzt mal genauer untersucht.

Im Bios kann man sich anschauen, welcher PCIe-Port auf wieviel Lanes läuft.

Port 1, also die Grafikkarte, läuft auf 8 Lanes.
Port 2, also die NVME SSD über die Adapter-Karte, läuft auf 4 Lanes.
Port 3, also die NVME SSD über die Adapter-Karte, läuft auf 4 Lanes.

Damit ist auszugehen, dass der 8 Lane Speed des Raid 0 Verbundes von 4 Stück NVME, von denen zwei über die PCIe-Slots über Adapterkarten angebunden sind und zwei über die motherboardseitigen Steckplätze, dadurch zustande kommt, dass zwei NVMEs über die CPU angesprochen werden und zwei NVMEs über den Chipsatz.

Dann ist wohl davon auszugehen, wenn ich eine fünfte NVME über den motherboardseitigen Steckplatz zusätzlich in den Raid-0-Verbund betreiben würde, dass dann die fünfte NVME über den Chipset angebunden wäre und das der Raid 0 Verbund sich dann auf 3 gb/s, also auf 4 Lanes Speed sich verlangsamen würde.

Oder ich schmeiße meine Grafikkarte raus und betreibe noch eine dritte NVME über eine Adapterkarte auf dem PCIe-Slot 1 und betreibe 6 NVMEs im Raid.

Aber ohne Grafikkarte ist bisserl doof.

 

[Holt]

Port 2, also die NVME SSD über die Adapter-Karte, läuft auf 4 Lanes.

Mehr können es ja auch nicht sein wenn da nur eine PCIe SSD mit 4 Lanes drin steckt. Die Frage ist ob es 8 wären, wenn Du z.B. die Graka dort reinstecken würdest. Tausche doch mal die Graka mit dem Adapter mit der SSD in dem Slot (Achtung, Gefahr von Datenverlust!) und schau ob der Slot dann immer noch nur mit 4 Lanes läuft. Für den ersten dürften dann nur noch 4 Lanes angezeigt werden, denen mehr kann die SSD ja gar nicht nutzen.

dass zwei NVMEs über die CPU angesprochen werden

Dann wären die 6,5GB/s Lesend aber grottenschlecht.

 

[Vissi]

Dann wären die 6,5GB/s Lesend aber grottenschlecht.

Eine NVME 970 evo macht doch gerade mal maximal 3,2 gb/s beim Schreiben. 6,5 gb/s ist doch genau der Wert, den sie im Raid 0 erreichen müssen. Oder peil ich jetzt irgend etwas nicht?

 

[Holt]

Wenn Du 2 SSDs an Lanes der CPU hast und dazu noch mehrere am Chipsatz, müssten weit mehr als 6,5GB/s lesend rauskommen.

 

[Vissi]

Ein Raid 0 Verbund aus mehreren NVMEs muss synchron an 8 Lanes angebunden sein, um 8-Lane Speed zu bekommen.

Hast du in einem NVME Raid-0 Verbund drei NVMEs an 4 Lanes des Chipsatzes und zwei an 4 Lanes von der CPU hängen, reduziert sich die Geschwindigkeit auf 4 Lanes insgesamt.

Zwei NVMEs am Chipsatz und zwei an der CPU, das funktiont. Oder 3 am Chipsatz und 3 an der CPU oder eine NVME am Chipsatz und eine an der CPU.

Oder ist das nicht so? Es muss der Theorie nach so sein.

 

[Holt]

Hast du in einem NVME Raid-0 Verbund drei NVMEs an 4 Lanes des Chipsatzes und zwei an 4 Lanes von der CPU hängen, reduziert sich die Geschwindigkeit auf 4 Lanes insgesamt.

Unsinn, es geht ja um die maximale Geschwindigkeit über alle SSDs hinweg, wie eben ATTO sie spätestens bei längeren Zugriffen dann auch ermittelt und da addiert die die Geschwindigkeit der einzelnen SSDs (jedenfalls fast perfekt), wobei die am Chipsatz eben durch eie DMI Anbindung eingeschränkt werden und damit alle am Chipsatz zusammen eben so 3,5GB/s schaffen. Dazu addiert sich dann jeweils was die SSDs leisten die direkt an den Lanes der CPU hängen.

Oder ist das nicht so? Es muss der Theorie nach so sein.

Es ist nicht so und keine Ahnung welche Theorie dies sein soll.