News Z270 und X299: Intel liefert weitere Details zu neuen Chipsatzserien

[gmorg]

Die neuen Technologien sind ja schön, recht und gut. Mich persönlich würde aber viel mehr das restliche Feature-Set interessieren. Allen voran die USB-/TB-Geschichte. Ich frage mich, ob Intel es schafft, USB 3.1 Gen 2, und/oder TB3 in den Chipsatz zu integrieren. Mein Sandy auf Z68 ist mir eigentlich noch schnell genug. Aber so langsam gehen mir einfach die Features ab (USB 3.1/NVMe/richtiges UEFI). Diese über PCIe-Karten nach zu rüsten kommt für mich einfach ned in die Tüte bzw geht ja schlecht. Für mich ist das Murks, nichts halbes, nichts ganzes. Es gehört einfach nativ rein!

 

[Holt]

Man sieht aus den letzten Kommentaren was ich auch schon oft geschrieben habe: Die Features der Plattform lösen die reine CPU Performance als Motiv für ein Upgrade immer mehr ab. In dem Sinne sollte Intel da auch nicht zu rückständig sein

An welche Heimanwendungen mit QD1 und random verteiltem 4k-I/O verteilt auf einen Datenbereich von mindestens mehreren zig Gigabyte denkst du denn?

4k sind die übliche Clustergröße von NTFS und die meisten werden von dem teuren Platz auf der SSD nicht so viel ungenutzt lassen, als dass nur Zugriffe über einen kleinen Adressbereich erfolgen werden und bei Heimanwendern sind größere QDs selten. Die meisten Zugriffe von Windows sind kurz, ob nun 4k (ein Cluster), 8k oder etwas mehr, moderne SATA SSDs brauchen 256k oder 512k um die maximale Transferraten zu erreichen (ATTO täuscht es des 4 Overlappig I/Os macht!) und bei PCIe SSDs sind dafür noch längere Zugriffe nötig. 4k ist was die meisten Tools messen, Anvil bencht auch mit 32k und 128k und wenn die Werte bei 4k gut sind, werden sie bei etwas längeren Zugriffen besser und auch noch besser als bei SSDs bei denen der Wert bei 4k schlechter ist, sein.

Das Ergebnis bei 4k QD1 lesend ist gerade für Heimanwender als der wichtigste Hinweis auf die Performance einer SSD, außer man möchte mit der SSD Dinge wie Videoschnitt auf Rohmaterial machen bei denen nur lange seq. Transfers anfallen.

 

[D708]

Für was denn? Welches gängie Anwendungszenario im Consumerbereich wäre da Sinnvoll? Zumal hier dann auch noch ECC-RAM miteinzug halten sollte.

Nene, das wird Intel nicht nochmal in die Consumer-Sparte integrieren. Wer so etwas benötigt, der muss halt nen X5 Xeon + entsprechendes Serverboard nehmen.

greetz
hroessler

Ersteinmal, weil es geil wäre.ich würde mir gerne ein Dualboard einbauen, alleine wegen der Optik.
Zweitens, E5 2xxx vx überhaupt nicht auf singlethreatleistung getrimmt sind.

 

[SaschaHa]

Der X299 dürfte wohl für einige (mich eingeschlossen) sehr interessant werden. Wünschenswert wäre, wenn er PCI-E 3.0-Lanes überspringt (der X99 hat selbst nur 2.0-Lanes, die 3.0-Lanes werden von der CPU zur Verfügung gestellt) und direkt PCI-E 4.0 einführt. Halte ich aber leider für unwahrscheinlich. Interessant wird aber allemal, wie viele Lanes er bietet und in welchem Herstellungsverfahren er produziert wird.

 

[Hornyyyhorn]

X299 klingt gut, so wie zwei mal X99, doppelte Power also? Ich weiss, sind nur Hirngespinste!

 

[Holt]

Wünschenswert wäre, wenn er PCI-E 3.0-Lanes überspringt ... und direkt PCI-E 4.0 einführt.

Nur ist PCIe 4.0 eben noch nicht final spezifiziert und daher in 2017 kaum damit zu rechnen, da die Vorlaufzeiten in der Entwicklung einfach zu lang sind.

August 24, 2016
...
PCI-SIG ... is just "days away" from releasing version 0.7 of the PCIe Express 4.0 specification to members, according to Solomon. The final specification should come by the end of 2016, but the group will have an additional 0.9 step in between before completion at 1.0. Some companies, such as Mellanox, are shipping leading-edge PCIe products with the 0.7 spec, but will update when version 1.0 arrives.

Hersteller von Karten beginnen meist Produkte auf Basis der vorläufigen Spezifikationen zu entwickeln, aber Intel und AMD täten gut dies zu unterlassen und erst die finale Spezifiktion zu implementieren, denn sonst gab es in der Vergangenheit zu oft Inkompatibilitäten unter denen die User zu leiden haben. Wie zuletzt bei USB3 wo die UX States zum Energiesparen erst in der finalen xHCI 1.0 Spezifikation erschienen sind und HW auf Basis des xHCI 0.96 Entwurfes deswegen immer wieder Probleme macht, vor allem bei USB Platten sieht man dann immer wieder Verbindungsabbrüche.

Ergänzung (1. Dezember 2016)

Übrigens hatte kitguru schon im Juni folgende Gerüchte über den C620 “Lewisburg” Chipsatz für die Purley Plattform veröffentlicht:

The top-of-the-range C620 “Lewisburg” core-logic will use four DMI 3.0 lanes (8GT/s) to connect to CPU and will support four 10GbE ports, 20 PCI Express 3.0 lanes, 14 Serial ATA III ports, 10 USB 3.0 ports, a new Intel QuickAssist accelerator as well as all-new Intel Innovation Engine.

The new QuickAssist accelerator is expected to provide substantially improved acceleration performance: up to 2.5x faster decryption, and up to 4x better compression speed compared to “Coleto Creek” chip used today.
The new Innovation Engine promises to enable server makers to create their own custom remote management solutions and no longer rely solely on Intel’s own Active Management software. The IE is based on a dedicated 32-bit x86 core, which means that it will be rather powerful.