News AMD-Server-CPU: Epyc 2 mit 64 Kernen, 256 MByte L3-Cache und PCIe 4.0

Volker · 1. November 2017

AMDs Server-CPU Epyc hat einen guten Einstand hinterlassen, doch so richtig in Fahrt gekommen sind die Verkäufe seit der Vorstellung im Sommer noch nicht. Nun lassen Gerüchte aufhorchen, die der zweiten Generation einer Verdoppelung der Kerne und 256 MByte L3-Cache zusprechen, garniert mit PCI-Express-4.0-Unterstützung.

Zur News: AMD-Server-CPU: Epyc 2 mit 64 Kernen, 256 MByte L3-Cache und PCIe 4.0

_LC_ · 1. November 2017

Mit einer TDP < 250W! Noch vor Kurzem lagen solche Maschinen „deutlich“ im Kilowattbereich, waren Schränke und rumorten, dank der vielen Lüfter, wie eine Übertragung der Formel-1. Inzwischen kann man sich so ein Gerät sogar zu Hause hinstellen.
Das ist mal ein schöner Fortschritt. :-)

FUSION5 · 1. November 2017

Das ist schon beeindruckend, 64 Kerne pro Sockel (x86-64).

Bin gespannt ob AMD eine gute Differenzierung der Produktpalette hinbekommt. Damit meine ich Versionen mit weniger Kernen, aber dafür mehr Takt.

Candy_Cloud · 1. November 2017

Das mit dem Cache ist tatsächlich ein Platzräuber. Da darf man gespannt sein wie die Module später aussehen werden. Jedoch für Server ein klarer Vorteil.

fanatiXalpha · 1. November 2017

Ist die Frage ob der L3 am Ende wirklich so viel größer wird...
Ich kann mir gut vorstellen das man Anzahl der Kerne und Cache vergrößert, aber zumindest beim L3 kann ich mir nicht vorstellen das dies in dieser Größenordnung passiert, vielleicht eine Verdopplung?
Das wäre ja auch schon was...
Bin gespannt, aber pcie 4.0 ist klar, dass das kommt bei epyc 2, unter anderem weil AMD Mitglied des Konsortiums ist.
Sind die dann bei der Spezifikation eigentlich auch aktiv dabei?

Rock Lee · 1. November 2017

Vielleicht noch ein kleiner Hinweis zur Quelle:
Die französische Seite Canard PC gilt als recht seriös und lag grade in Bezug auf Ryzen fast immer richtig. Als viele noch dachten Ryzen wird maximal "gut" (Sandy-Bridge Niveau), haben sie schon aufhorchen lassen, dass Ryzen die damalig aktuellen Intels in Anwendungen deutlich schlägt. So ist es dann auch gekommen. Einzig und allein an einem versteckten Hinweis im Heft, der sich als "RyzenOC=5GHZ" oder so rausstellte, hat sich nicht bewahrheitet und viele reiten da aktuell drauf rum. Wobei man noch nicht sagen kann, ob das eventuell ein Engineering Sample aus dem fallen gelassenen eigenen 14nm Glofo-Prozess ist. (Man hat ja 14LPP von Samsung lizenziert).

Fazit: Die Quelle ist zumindest schon mal glaubwürdig.

Edit:
Original-Quelle

yummycandy · 1. November 2017

Ist noch die Frage, ob die Diegrößen so viel kleiiner werden, daß mehr als jetzt ins Package passen.

deo · 1. November 2017

Das bleiben Studien, wenn es keine Abnehmer dafür gibt. Immerhin baut man die CPUs in Modulbauweise, so dass die Produktion gerade da verwendet werden kann, wo Bestellungen vorliegen.

Rock Lee · 1. November 2017

yummycandy schrieb:
Ist noch die Frage, ob die Diegrößen so viel kleiiner werden, daß mehr als jetzt ins Package passen.

durch den 7nm-Prozess würde das gleiche Die von nem heutigen Zeppelin ja in jedem Fall kleiner werden. Ob man es schafft, die genannten Specs in die aktuelle Die-Größe umzusetzen? Meiner Meinung nach nicht ganz. Aber wenn man sich Am4 und TR4 mal anschaut, ist da noch ein bisschen Spielraum für leicht größere Dies. => Schon noch rechteckig, aber in der Höhe geht noch was.

Edit:

Man sieht hier mal nen Die-Shot von nem Ryzen mit 2CCX a 4 Kernen. Aktuell geht es nach der News ja richtig 2CCX a 8 Kerne. Wenn man jetzt also da noch jeweils 4 Kerne im CCX unterbringt, wächst der Die in die Höhe. Wenn man jetzt den L3-Cache so vergrößert, dass die Länge des 7nm-Die gegenüber dem 14nm-Die gleich bleibt, halte ich es jetzt zumindest für nicht unmöglich.

menace_one · 1. November 2017

Mich würde interessieren, ob AMD mehr CCX auf den DIE packt oder die Anzahl der Kerne pro CCX erhöht wird.

[F]L4SH · 1. November 2017

Es muss ja auch durchaus nicht mehr so sein, dass es wie jetz läuft.

Das gegenwärtige Zen Lineup mit dem Zeppelin Die ist ja eher aus einer Notlage heraus so gestaffelt, dass nur ein einziger Chip mit tollen Yields vom Band fällt.

Es wäre doch durchaus denkbar, dass AMD für die nächste Generation dann 32-Kern Dies mit vier Speicherkanälen baut und verschaltet. Machbar sind die mit gut laufenden 7nm problemlos. Dann könnte man eine Strategie sehen, die mehrere Chips verwurstet und nicht mehr nur noch eine CPU und eine APU. Wenn es dem Unternehmen jetzt langsam wieder besser geht, kann man sich mehr Maskenstarts in Zukunft auch wieder leisten.

Rock Lee · 1. November 2017

@menace_one: 2 CCX ergeben den meisten Sinn, denn aktuell können immer nur die gleiche Anzahl an aktiven Kernen im CCX existieren.
Daher gibt es keine Ryzen mit 5 oder 7 Kernen.

Mit 2 CCX a 8 Kerne wären Ryzen mit 4,6,8,10,12,14 und 16 Kernen theoretisch drin.
Bei 3CCX geht das nicht, weil man nicht auf 16 Cores kommt.
4 CCX a 4 Kerne würde zwar gehen. Allerdings hätten man dann nur die Wahl zwischen 4,8,12 und 16 Kern-CPUs. Aus meiner Sicht nicht wirtschaftlich im Mainstream.

Vor allem wenn man plant, die funktionierenden 16-Kern Dies zu sammeln und später für TR2 und Epyc2 zu verwenden und Anfangs für AM4 nur maximal 12 Kerne zu bieten, was MEHR als genug sein dürfte für 95% der Anwender.

Computastisch · 1. November 2017

Damit hätte die CPU mehr Cache als mein erster Rechner Ram.

Quirin_1 · 1. November 2017

"..soll die Unterstützung bei DDR4-3200 liegen – heute ist es DDR4-2667..."

Finde ich interessant, vielleicht bekommen die nächsten Desktop CPUs ja auch ein besseres Speicherinterface.

pipip · 1. November 2017

Vllt erstmals gestaffelter (L3)-Cache ? Klar Die würde dann wesentlich teurer werden, aber AMD wird ja in Zukunft ja eine Maske für mehrere Chips verwenden.

HOT · 1. November 2017

Der L3 wird einfach kein SRAM mehr sein und erheblich weniger Transistoren brauchen als jetzt, sonst würde man keine 4-fache Menge schaffen. Wird auch endlich mal Zeit, dass die da ihre Technologien auch mal einsetzen.
Der Rest ist klar 7nm GloFo, dürfte wieder bei 200mm² rauskommen das Teil, powersaving +60% passt und mehr Leistung 30% erfordert halt ne höhere Leistungsaufnahme von 225 und 240W. Passt also auch. So kann man dann auch mit den Takten etwas rauf gehen.

Wenn man das später in den Desktop bringt, kann man einfach 12nm-PR nebenher weiterlaufen lassen und mit Zen2 nach oben hin ergänzen.

Rock Lee · 1. November 2017

@Quirin_1. Das wird sicherlich eins der architektonischen Dinge sein, die AMD angehen wird. Man sieht ja an Ryzen was schneller RAM in einigen Fällen bringen kann.

Matzegr · 1. November 2017

Volker schrieb:
Einige Punkte werfen dennoch Fragen auf. Der L3-Cache wäre riesig, selbst in 7 nm würde die dafür benötigte Die-Fläche sehr groß ausfallen.

Ryzen 8 Core Die ist 189mm² groß wobei die 8MB L3 16mm² benötigen. Ne Verdopplung des L3 auf 4 MB pro Kern würde also ~16mm² kosten und dass bei 14nm. Das sind 8-9% mehr Fläche, dass finde ich jetzt nicht so dramatisch. Viel dramatischer dürfte doch der Stromverbrauch bei 256MB L3-Cache sein. Dürfte ja auch ein Grund sein warum Intel von den bis zu 2,5MB pro Kern auf 1,375MB pro Kern bei Skylake-X im Vergleich zu Broadwell-E runtergegangen ist. Dort wurde zwar der L2 erhöht aber die Summe L2+L3 ist bei Skylake trotzdem gesunken.

andr_gin · 1. November 2017

Ähm und wo wollen die den in 7nm fertigen lassen? Ist doch gerade erst 10nm angelaufen bei Samsung. Denkt ihr ernsthaft Global Foundries schaffen 7nm wenn die noch nicht einmal 10nm am Laufen haben? Das "wir übrspringen 10nm" Geschwätz ist doch nur Marketing Blablabla für "wir haben derzeit massive Probleme mit 10nm und werden es sehr viel später auf den Markt bringen und einfach als 7nm bezeichnen".

Rock Lee · 1. November 2017

@andr_gin

Du hast dir deine Frage doch schon selbst beantwortet. Die heutigen Bezeichnungen der Fertigungsverfahren sind Marketing und haben mit den reellen Größen wenig gemein.

Intel hat 14nm, 14nm+ und 14nm++
Glofo hat 14LPP (von Samsung) und wird das eigene verbesserte 14nm-Verfahren 12nm nennen.

Intel hat mit 10nm massivst Probleme.
Glofo hatte man 20nm viele Probleme und man sich sich entschieden nach 14LPP und dem zwischenschritt 12nm direkt auf 7nm zu gehen und alle Ressourcen darauf zu verwenden.
Wenn du dich einigermaßen mit den Prozessen beschäftigt hättest, wüsstest du, dass Glofo mit 7nm absolut im Zeitplan liegt. Nur EUV als Verbesserung und Vereinfachung dieses Prozesses macht ihnen aktuell noch Probleme. Aber es klappt auch anfangs ohne EUV (dank teilweise 4-fach Belichtung).

7nm und Intels 10nm sind sich übrigens recht ähnlich. Man kann nicht pauschal sagen, dass Glofo 7nm besser ist als 10nm von Intel, weil 7<10. Wir wissen es derzeit nicht.

News AMD-Server-CPU: Epyc 2 mit 64 Kernen, 256 MByte L3-Cache und PCIe 4.0

Ost 1

Cadet 1st Year

Commander

Vice Admiral

Fleet Admiral

Commander

Commodore

Fleet Admiral

Commander

Lieutenant

Rear Admiral

Commander

Cadet 4th Year

Lt. Commander

Fleet Admiral

Lt. Commander

Commander

Commander

Commander

Commander

Ähnliche Themen

Passend zum Thema