Hayda Ministral schrieb:
Magst Du uns auch erklären welcher Teil der Physik dem entgegen steht?
Das FR4 zum Beispiel bei solchen Frequenzen wie bei 25G einfach schon ne verdammt hohe Impedanz hat.
Dann muss man runter vom Chip, weil optisch direkt auf den Chip ist pfui bäh und vielleicht bei durzenden TB/s effizient pro Bit aber nicht wirklich bei nur 25G-200GBit am Switch.
Bessere Chips bringen dir da auch nur bedingt etwas, weil die Last außen dominierend ist an sich.
Nur zur Erinnerung SFP28 nutzt noch immer NRZ und genau eine Leitung. 25GBit/s hat also ne Geundfrequenz von 12.5GHz wegen DDR. Damit man aber nen "Rechteck"-Signsl hat mit dem man noch halbwegs was anfangen kann für die sampler brauchst du mindestens die zweite bis dritte Oberwelle. Man ist da also bei 37.5-50GHz für die Unity gain frequency, die deine Schaltungen im schnellen Signalpfad leisten können müssen. Drunter geht gar nichts. Vielleicht schiebst du das aber auch auf 75GHz hoch. Wie auch immer. Mit 65nm Prozessen geht das gar nicht mehr. Da brauchst du mindestens 28nm und den musst du treten bis zur Kotzgrenze.
Bei noch neueren Nodes kommst du dann aber auch nicht mehr unbedingt so viel weiter, weil du so viel Saft brauchst dass dir alles wegbeuzelt wenn du nicht Metal wie blöd rein haust, was dann aber wieder die density verringert. Und weniger densitiy heißt längere Leitungen aber Leitungen sind da dann schon dominierend.....
Sprich um es kurz zu machen. Man tritt da in einen Teufelskreis ein aus dem man nicht mehr raus kommt. Daher mit SFP56 dann ja auch PAM4 eingeführt wurde. Nochmals die Frequenz verdoppeln ging einfach nicht mehr.
So jetzt etwas klarer?
Und nur zur Info ich habe in 28nm an nem Teil eines SerDes gearbeitet der für 12.5 oder 16 GBit/s gedacht war. Genau kann ich es dir jetzt aber nicht mehr sagen. Ich weiß aber noch sehr genau wie ich das Design treten musste und mir schon da die Leitungen weggeglüht sind...
