Notiz 3-nm-Prozess: TSMC stößt auf mehr Probleme und Verzögerungen

[Volker]

Nach dem Lauf der letzten Jahre scheint TSMC bei den nächsten Prozess-Schritten vor Herausforderungen zu stehen, die Verzögerungen bedeuten. Nachdem zuletzt bereits bekannt wurde, dass sich 2 nm verspäten und infolge dessen ein 2,5-nm-Prozess dazwischen geschoben wird, ist auch der 3-nm-Prozess noch nicht in trockenen Tüchern.

Zur Notiz: 3-nm-Prozess: TSMC stößt auf mehr Probleme und Verzögerungen

 

[danyundsahne]

Tja, das ist das Problem an der Sache....um minimale Fortschritte zu machen sind enorme Anstrengungen nötig bei diesen kleinen Strukturen.
Da werden noch mehr Probleme auftauchen...nicht nur bei TSMC, sondern auch Samsung, Intel und andere Auftragsfertiger

Bin dennoch guter Dinge dass es hier voran geht und gespannt was es in Zukunft für Techniken braucht und geben wird.

 

[Makso]

War ja nur Frage der Zeit. Irgendwann stoßen alle auf solche Probleme. Heißt aber das sich die Fertigung ändern wird und die Chiphersteller sich anpassen müssen.

 

[Shaav]

Vor Jahren gab es mal einen Vergleich in Form einer Tabelle der verschiedenen Fertigungsverfahren von TSMC, SAMSUNG, INTEL und GlobalFounddries. Ich meine auf heise.de habe ich den gesehen. In diesem Vergleich stand, was sich hinter dieser Marketingbezeichnung eigentlich verbirgt, nämlich die tatsächliche Strukturbreite der einzelnen Komponenten des Transistors. ("Gate", "Pitch" oder so)
Ich fände es super, wenn es von ComputerBase einen aktuellen Artikel zu dem Thema gäbe. Hoffentlich ist das nicht zu speziell 😅

 

[Onkel Föhn]

Gut Ding will Weile haben ... 🙃

MfG Föhn.

 

[Richy1981]

Wenns einfach wäre, hätte Intel nicht schon bei 10 und 7nm solche Probleme. Denn eines wollen wir mal festhalten, Intel hat so manche Fehler gemacht, aber dort arbeiten ja auch nicht die letzten Deppen. Und bei TSMC ist es jetzt halt bei 3nm der Fall...nichts fällt vom Himmel und manchmal ist der weg zum Ziel halt keine Gerade sondern ein Labyrinth

 

[deo]

@Shaav
Dann wird das I/O nicht mehr in 14 sondern in 7nm gefertigt und man kann so etwas Leistung gewinnen. Und mit mehr Cache hat man schon immer mehr herausholen können.
Beim Gaming muss man dann weiter mit der Brechstange ran...

 

[konkretor]

Vor Jahren gab es mal einen Vergleich in Form einer Tabelle der verschiedenen Fertigungsverfahren von TSMC, SAMSUNG, INTEL und GlobalFounddries. Ich meine auf heise.de habe ich den gesehen. In diesem Vergleich stand, was sich hinter dieser Marketingbezeichnung eigentlich verbirgt, nämlich die tatsächliche Strukturbreite der einzelnen Komponenten des Transistors. ("Gate", "Pitch" oder so)
Ich fände es super, wenn es von ComputerBase einen aktuellen Artikel zu dem Thema gäbe. Hoffentlich ist das nicht zu speziell 😅

Kannst Du hier nachlesen
https://en.wikichip.org/wiki/technology_node

 

[der Unzensierte]

Ok, TSMC hat jetzt bei 3nm Probleme. Bis irgend etwas bahnbrechend neues kommt wird das alle Foundries weltweit bei der Verkleinerung der nodes begleiten. 7nm++ hört sich jetzt nicht sooo unbekannt an. Btw - es soll ja Firmen geben die froh wären wenn sie das Problem auch hätten.

 

[DavidG]

Da wird Intel dann die Zeit bekommen, den Rückstand wieder aufzuholen. Dann wird es für AMD wieder ganz eng.

 

[ofenheiz]

Vor Jahren gab es mal einen Vergleich in Form einer Tabelle der verschiedenen Fertigungsverfahren von TSMC, SAMSUNG, INTEL und GlobalFounddries. Ich meine auf heise.de habe ich den gesehen. In diesem Vergleich stand, was sich hinter dieser Marketingbezeichnung eigentlich verbirgt, nämlich die tatsächliche Strukturbreite der einzelnen Komponenten des Transistors. ("Gate", "Pitch" oder so)
Ich fände es super, wenn es von ComputerBase einen aktuellen Artikel zu dem Thema gäbe. Hoffentlich ist das nicht zu speziell 😅

Würde Computerbase sicher sehr gerne machen, aber die Hersteller (TSMC, Samsung Foundries, Intel) rücken öffentlich keine (brauchbaren) Informationen mehr raus. Sämtliche Node-Angaben wie 5nm bei TSMC sind nur noch Marketing-Geschwafel. Unter NDA gibt es dann die echten Werte, aber die dürfen nicht veröffentlicht werden. Die einzige Möglichkeit an sinnvolle Werte ranzukommen, ist den DIE abschleifen und nachmessen. Das geht aber nur mit Equipment für Hunderttausende bis Millionen von Euro, was das Budget von Computerbase deutlich übersteigt.

 

[JaKno]

Riesensprünge wird es eh nicht mehr geben, so what.

 

[Doenerbong]

Der Prozess befindet sich noch immer in der Phase Forschung und Entwicklung, soll bekanntlich noch einmal auf klassische FinFETs setzen.

Hmm, Verzögerungen trotz "lediglich" FinFET - Das hätte ich nicht erwartet. Wäre natürlich ironisch, wenn es an den Cobalt-Interconnects auf M0 & M1 hängen würde. Da hat sich Intel schon bei 10nm abrackern müssen. Ich wünsche TSMC aber, dass sie das zeitnah hinbekommen. Wenn hier plötzlich Stillstand herrscht, verzögern sich Produkte, die ich mir in Zukunft zulegen wollte

Auch bei Samsung wird der bisherige Zeitplan schwer einhaltbar, die Südkoreaner versuchen sich bereits bei 3 nm an Gate-all-around-FET. Nach einigen Verzögerungen wird dort nicht vor 2022 mit der Massenproduktion gerechnet.

GAA ist auch echt eine beeindruckende Technik. Wahrscheinlich die größte Neuerung seit der Einführung des FinFETs. Ich wundere mich sowieso, wie Samsung schon so weit sein kann. Das wird bei Intel erst in 3nm implementiert werden (also an einem unbekannten Datum).

 

[r4yn3]

Irgendwann muss sich ja auch TSMC mit den Probleme auseinandersetzen womit Intel sich jetzt schon Jahre lang rumärgert.

 

[RAZORLIGHT]

Naja TSMC war ja relativ "konservativ" was ihre neuen Fertigungsprozesse anging, das hat halt irgendwann ein Ende.
Ist halt die Frage, wer diese Probleme als erster lösen kann, Intel, Samsung oder TSMC.

 

[mibbio]

Wenns einfach wäre, hätte Intel nicht schon bei 10 und 7nm solche Probleme.

Intels 10nm Probleme kann man aber nur bedingt damit vergleichen. Der Schritt war nicht "nur" eine Verkleinerung, sondern sie wollten gleichzeitig auch eine anderen Werkstoff einsetzen, der bisher noch nicht in entsprechenden Produktionen genutzt wurde. Da kamen dann halt die "normalen" Probleme der Verkleinerung mit denen des Werkstoffs zusammen und das ist ihnen in Kombination halt auf die Füße gefallen.

 

[latiose88]

Ja wir dürfen halt keine solchen Sprünge wie damals erwarten. Er erwartet das von 7 nm auf 5 nm von tsmc gleich 60 oder gar 100 % mehrleistung alleine nur durch den shrink möglich wäre, der lebt halt in einer Traumwelt. Denn es kann niemals eine unendliches Wachstum geben. Das wäre ja unnormal.

 

[Hylou]

3nm klingt schon sehr klein
Welche ist denn die Größe bei der zu erwarten ist, dass wir an eine physikalische Grenze stoßen?
Irgendwann wirds doch nicht mehr kleiner gehen.. Oder?

 

[bondage game]

Die zahlen sind ja sowieso geschönt, die richtigen grössen sind gut grösser

 

[latiose88]

@Hylou

Danach wird es mit pitometer weiter gehen. Aber der Aufwand wird dennoch immer größer werden. Die Produkte werden daher langfristig immer teuer. Je weiter wir nach unten gehen, desto länger wird es dauern bis alles gut wird. Das heißt das der Abstand des verkleinerns immer größer wird. Die chiphersteller müssen also am Ende sogar noch mehr optimieren um das letzte quentchen herauszuquetschen zu können. Wobei bei AMD die CPUs schon ziemlich klein sind. Wird also darin immer schwerer werden, sie noch kleiner zu machen.
Zumal wenn es immer noch kleiner wird, man die Hardware immer noch schlechter kühlen zu können bzw der Aufwand sie kühlbar zu machen immer mehr steigt. Man kann sagen die Entwicklung ist nicht gut, wie es aktuell so geht.