Notiz 3-nm-Prozess: TSMC stößt auf mehr Probleme und Verzögerungen

[Winder]

Oder die klassische Siliziumtechnik ist irgendwann einfach zu Ende. Man kann nicht ewig optimieren. Dann folgt hoffentlich eine neue Technik. Vielleicht funktioniert es, vielleicht auch nicht.

Prozessoren, die aus Relais zusammen gebaut wurden, waren auch irgendwann am Ende. Und da hätte dann auch keine Erhöhung der Forschungsausgaben geholfen.

Die nächsten Jahre wird es wohl noch weiter gehen, auch wenn es immer teurer wird. Vielleicht schaffen wir in Zukunft nur noch eine Verdopplung der Transistorzahlen alle 10 Jahre.

Ergänzung (31. Dezember 2020)

Das hat aber andere Gründe. Insbesondere die Sprachsteuerung ginge lokal.

Das macht glaube ich sogar der Amazon Echo4, um die Reaktionsgeschwindigkeit zu erhöhen.
Natürlich senden die auch noch weiterhin viel zu viele Daten an den Server.

 

[UrlaubMitStalin]

TSMC setzt nicht auf EUV?
Frage mich wie die das hinbekommen wollen ohne EUV.

 

[Hayda Ministral]

Riesensprünge wird es eh nicht mehr geben

Gib's ruhig zu, den Satz hast Du Dir bei der Ankündigung des 90nm Prozesses auf eine Funktionstaste gelegt und wartest seitdem darauf dass er sich endlich bewahrheitet. Muss ja irgendwann mal zutreffen.

 

[Krautmaster]

OK, es ist auch eine neue Architektur dazwischen, was wir aber auch bei dem 5nm Schritt durch RDNA3 sehen werden.

es ist vor allem viel Takt dazwischen...

Ergänzung (31. Dezember 2020)

TSMC setzt nicht auf EUV?

steht wo?

 

[Rock Lee]

7nm+, 6nm und 5nm sind alles bereits EUV-Prozesse.
Du verwechselst EUV mit GAA (Gate all around)
EUV ist der Nachfolger von DUV
GAA von FinFet

 

[M1ximili1n]

Ich glaube das muss so im Jahre 1990 gewesen sein. Damals sagte man, dass bei der Wellenlänge des Lichts (ca. 400-800nm) Ende ist. Derzeit sind wir so bei 40nm.

Tippe auf 10-15nm (in der Realität) als harte physische Grenze. Das sind 100-150 angström (100pikometer), Atome liegen etwa in dieser Größenordnung...aktuell sind wir wie gesagt bei etwa 40nm.

An „Weiche Grenzen“ (Stark ansteigende Kosten) stoßen wir bereits aktuell...

 

[danyundsahne]

Kleine Fortschritte? Weil es sich nur noch um einstellige Nanometer-Bereiche handelt?
Ihr wisst schon was Prozentrechnung ist oder?
Von 100nm auf 50nm sind 50% Verkleinerung.
Von 7nm auf 3nm sind weit über 50% Verkleinerung.

Das ist mir durchaus bewusst...hab auch nie von einem Prozentwert gesprochen.
Und ja, nach 7nm kommt 6nm kommt 5nm usw...

Genauso solltest auch du wissen dass 7nm nicht 7nm sind....oder 3nm 3nm. Das sind nach wie vor Marketingnamen also passen die Prozentzahlen schon garnicht zusammen. Nur so am Rande

 

[Beg1]

Ich seh das ganz entspannt, 5nm dürfte noch ein netter Sprung werden, 3nm brauche ich noch eine ganze Weile nicht.

Denn wenn ich mir einige Spiele so anschaue, z.B. Cyberpunk 2077 (PC), Spider-Man (PS5), The Last of Us 2 (PS4), dann muss ich schon sagen, dass wir mittlerweile auch in einem Bereich sind, wo man nicht jedes Jahr zwangsläufig 30++% mehr Leistung braucht, es sieht einfach bereits klasse aus und man sollte sich auch mal auf andere Bereiche konzentrieren wie z.B. Direct Storage, Engine-Optimierungen (und diese nicht exklusiv für den jeweiligen Vertragspartner) und vor allem auch Gameplay.

Auch Grafikoptionen am PC sollten sich die Entwickler mal genauer anschauen, wenn man zwischen high und ultra "Wolken" eh keinen Unterschied sieht, es aber 10+% Leistung kostet, wo ist dann der Sinn der Option?

 

[S.Kara]

wenn ich mir einige Spiele so anschaue, z.B. Cyberpunk 2077 [...], dann muss ich schon sagen, dass wir mittlerweile auch in einem Bereich sind, wo man nicht jedes Jahr zwangsläufig 30++% mehr Leistung braucht

Also gerade da hätte ich gerne so 300%++ Leistung.
Wenn wir uns PathTracing anschauen ist da noch sehr viel Bedarf an Leistung. Die Physik in den ganzen Games darf auch noch massig verbessert werden. Dann die KI der NPC usw.
Da werden in Zukunft selbst CPUs mit 32 x 5 GHz nicht ausreichen.

Und es gibt ja auch noch anderes als Games.
Intels 10nm/TSMCs 7nm Prozess liegt bei realen 30-40 nm. Bis 7 nm soll Silizium wohl brauchbar sein. Bis 2030 wird es vermutlich erst einmal wie bisher weiter gehen.

 

[deineMudda]

Sämtliche Node-Angaben wie 5nm bei TSMC sind nur noch Marketing-Geschwafel. Unter NDA gibt es dann die echten Werte, aber die dürfen nicht veröffentlicht werden. Die einzige Möglichkeit an sinnvolle Werte ranzukommen, ist den DIE abschleifen und nachmessen. Das geht aber nur mit Equipment für Hunderttausende bis Millionen von Euro, was das Budget von Computerbase deutlich übersteigt.

Mann kann auch auf YouTube Videos vom b8uer schauen, das kostet wegen der Werbung nur nerven. Und nein, das sind keine Marketingbezeichnungen.

YouTube

An dieser Stelle steht ein externer Inhalt von YouTube, der den Forumbeitrag ergänzt. Er kann mit einem Klick geladen und auch wieder ausgeblendet werden.

YouTube-Embeds laden

Ich bin damit einverstanden, dass YouTube-Embeds geladen werden. Dabei können personen­bezogene Daten an YouTube übermittelt werden. Mehr dazu in der Datenschutzerklärung.

YouTube-Embeds laden

Datenschutzerklärung

 

[Bigfoot29]

Wenns einfach wäre, hätte Intel nicht schon bei 10 und 7nm solche Probleme. Denn eines wollen wir mal festhalten, Intel hat so manche Fehler gemacht, aber dort arbeiten ja auch nicht die letzten Deppen.

Intel hatte schon massive Probleme mit 65nm und später mit 14. Bis beide rund liefen, dürften bei Intel viele in Tischkanten gebissen haben. Letztlich fiel das nur kaum auf, weil bei 65nm die Presse auf Intels Seite war und sich AMD bei den ersten 14nm-Prozessoren noch mit Bulldozer-Nachfolgern blamiert hat. Aber auch AMD hatte seine Probleme mit diversen Fertigungsschritten. Nicht umsonst hat man letztlich GloFo ausgegliedert. Selbst bei gröberen Strukturen musste man in den AMD-Fabs schon auf SOI - das auch nur Dank Unterstützung von IBM - zurückgreifen, während Intel noch gemütlich (heißt: viel billiger) reines Silizium verwenden konnte.

Schauen wir mal, wie es weitergeht...

Regards, Bigfoot29

 

[smalM]

Auf Berichte von "taiwanesischen Medien" würde ich keinen Pfifferling verwetten.
In 2 Wochen ist TSMC 4Q20 Earnings Conference and Conference Call, da gibt es dann valide Informationen.

Mann kann auch auf YouTube Videos vom b8uer schauen

Wenn man weiß, was er da vorführt...
Er beguckt sich Transistoren aus dem L1. Das sind die dicksten SRAM-Strukturen und damit die größten Transistoren, die auf dem Die zu finden sind.

 

[DarkerThanBlack]

es ist vor allem viel Takt dazwischen...

Dazu muss man auch wissen wie man den Takt erhöht. Man verdoppelt die Schaltungen was man mit mehr Transistoren erreicht.
Durch eine reine Verkleinerung wird nichts einfach schneller, sondern mit der Möglichkeit mehr Schaltungen unterbringen zu können.

 

[Marcel55]

Tjoa irgendwann ist halt schluss mit höher, weiter, schneller, kleiner.
Dann müssen wir uns einen anderen Weg des Fortschritts suchen.

 

[RogueSix]

Nachdem zuletzt bereits bekannt wurde, dass sich 2 nm verspäten und infolge dessen ein 2,5-nm-Prozess dazwischen geschoben wird, ist auch der 3-nm-Prozess noch nicht in trockenen Tüchern.

Wo soll denn im verlinkten Artikel bzw. der Digitimes-Quelle von einer Verspätung bei 2nm die Rede sein? Der 2,5nm Prozess wurde doch eher als Sicherheitsnetz dargestellt, falls es mit 2nm und MBCFET unerwartete Probleme geben sollte.
Bei genau diesem 2nm Prozess hat TSMC aber vor gar nicht so langer Zeit noch einen "major breakthrough" vermeldet und gemäß Digitimes sind sie "ahead of schedule", also das genaue Gegenteil einer Verspätung.

 

[Hayda Ministral]

dann muss ich schon sagen, dass wir mittlerweile auch in einem Bereich sind, wo man nicht jedes Jahr zwangsläufig 30++% mehr Leistung braucht

Ich habe gerade meinen 9 Jahre alten SandyBridge 2600K zwecks Überbrückung gegen einen Ryzen2+ 3200G getauscht. Mit anderen Worten: Ich schließe mich Deiner Meinung an.
Für mich wesentlich interessanter wird die Leistungsaufnahme. 65W vs. 90W vs. davor 130W - das merke ich in der Lautstärke. Nun fehlt nur noch die GPU die die 100W-Marke bei 2K anvisiert.

 

[Paradox.13te]

Bei genau diesem 2nm Prozess hat TSMC aber vor gar nicht so langer Zeit noch einen "major breakthrough" vermeldet und gemäß Digitimes sind sie "ahead of schedule", also das genaue Gegenteil einer Verspätung.

Warum schaust du nicht einfach mal auf das Datum von deinem Link: Monday 21 September 2020
Jetzt schaust noch einmal bei Digitimes vorbei und findest diesen Artikel:

Highlights of the day: 3nm process development challenging Thursday 31 December 2020
Dort wird auch erklärt warum.

 

[RogueSix]

@Paradox.13te Es ging mir um die von mir zitierte Aussage im Artikel zum 2nm Prozess, nicht um die 3nm Geschichte. In dem von Dir verlinkten Artikel ist auch nirgendwo die Rede von einer Verschiebung von 2nm nach hinten.

Und, nein, wenn es bei 3nm Probleme geben sollte, dann bedeutet das keineswegs automatisch, dass 2nm davon betroffen ist, da erstens diese Prozesse durchaus unabhängig voneinander entwickelt werden können und zweitens 2nm ohnehin ein kompletter "game changer" ist mit MBCFET. Den 2nm Prozess muss man sogar unabhängig von den "klassischen" 3nm und 2.5nm sehen.

Also bleibt es dabei... es gab vor relativ kurzem (September) noch Aussagen, dass 2nm sogar schneller fertig sein wird als erwartet ("ahead of schedule"). Ich wüsste jetzt gerne, wo die Quelle ist, dass sich 2nm "verspäten" wird.
Und wenn es tatsächlich eine Verzögerung bei 2nm geben sollte: Heißt "verspäten" nun nach den September-News (= 2nm "ahead of schedule"), dass der Prozess wieder gemäß dem alten "schedule", also "on schedule" erwartet wird oder ist die Verzögerung so signifikant, dass auch der alte "schedule" nicht mehr eingehalten werden kann und wir uns mittlerweile vielmehr im Bereich von "post schedule" bewegen?

Fragen über Fragen...

 

[foofoobar]

Und, nein, wenn es bei 3nm Probleme geben sollte, dann bedeutet das keineswegs automatisch, dass 2nm davon betroffen ist, da erstens diese Prozesse durchaus unabhängig voneinander entwickelt werden können und zweitens 2nm ohnehin ein kompletter "game changer" ist mit MBCFET. Den 2nm Prozess muss man sogar unabhängig von den "klassischen" 3nm und 2.5nm sehen.

Vielleicht schüttelt ja GAA/MBCFET den Markt der Halbleiterfertiger neu durch.

 

[Ein_Freund]

Auf Berichte von "taiwanesischen Medien" würde ich keinen Pfifferling verwetten.
In 2 Wochen ist TSMC 4Q20 Earnings Conference and Conference Call, da gibt es dann valide Informationen.

Was hat es für einen Grund es sind die Heimat Medien des Konzerns und für eine negativ Presse erschließt sich mir nicht der Nutzen.