Wo habt ihr denn die 3 und 4TB RAM her? Die Folie im Bild 8 zeigt 384GB für das Intel und 512GB für das AMD System, basierend auf 16GB Modulen. Was zwar das Limit für Unbuffered RAM ist, aber natürlich lächerlich wenn man wirklich viel RAM braucht, da dann eben RDIMM oder LRDIMM verbaut wird und die werden bis 128GB pro Riegel unterstützt, 64GB Riegel gibt es schon. Neuerdings listet Geizhals auch schon 2666er RDIMM und LRDIMM, Skylake Xeon E5 dürften also auch 2666er RAM unterstützen, aber unterstützt Naples überhaupt RDIMM/LRDIMM oder warum geht AMD von 16GB Riegel aus?
Angeblich soll Naples intern aus 4 RYZEN Dies bestehen, was dann ein großes Fragezeichen hinter diese 2666 MHz beim RAM macht, dann wie wir wissen sind die bei Dual Rank (16GBsind alle Dual Rank) und Vollbestückung mit 2 DIMMs pro Channel nicht machbar, 2133 sind dann schon gut. Außerdem fragt man sich, warum AMD die tollen Schnittstellen wie wohl 10GbE und die vollen 32 PCIe Lanes bei RYZEN nicht rausgeführt hat, wenn sie auf dem Chip vorhanden sind.
Es gilt abzuwarten, aber ich denke mal das es ähnlich wie jetzt bei den Desktop CPU aussehen wird und RYZEN sich nur dann sehr gut schlägt, wenn die vielen Threads der SW weitgehend unabhängig voneinander auf je einem Teil der Daten arbeiten können, vermutlich ist es bei der Demo mit den seismischen Daten eben so, genau wie bei Cinebench oder beim Rendern. Wenn aber viel Interaktion zwischen den Thread und damit den Kernen nötig ist, dann dürfte er massive Performanceprobleme bekommen. Das zeigt sich ja jetzt schon, Spiele sind dafür ja auch ein typischen Beispiel weil sich alles dort gegenseitig beeinflusst, dass kann man auch nicht wegoptimieren, wenn eines schießt und trifft muss der andere umfallen.
Dies könnte der Preis für das CCX Konzept sein und wenn es schon bei den beiden CCX auf einem Die ein Problem ist, wird es bei vier Dies ein noch größeres Problem werden und dann hat Intel mit dem nativen 32 Kerner einen massiven Vorteil, zumal angeblich die Doppelringe durch etwas noch besseres ersetzt worden sein sollen. Bei der Bandbreite und der Latenz der internen Kommunikation dürfte Intel also vorne liegen und damit wird es eben von der Anwendung abhängen welche CPU jeweils die bessere ist. Das Problem für AMD könnte dabei sein, dass man solche Anwendungen wo viele Kerne recht unabhängig auf einem "eigenen" Teil der Daten rechnen, gerne auf GPUs verlagert und wenn die Speicherbandbreite wichtig wird, dann bedeutet es ja auch, dass nur recht kurze Berechnungen auf den Daten ausgeführt werden, sich GPUs also noch besser eigenen. Die haben nur eben weit weniger RAM, damit bleiben dann letztlich wohl Anwendungen bei denen man auch noch sehr große Daten in der Art handhaben muss als Spezialgebiet wo Naples wirklich glänzen kann und den Rest wird man abwarten müssen.
Angeblich soll Naples intern aus 4 RYZEN Dies bestehen, was dann ein großes Fragezeichen hinter diese 2666 MHz beim RAM macht, dann wie wir wissen sind die bei Dual Rank (16GBsind alle Dual Rank) und Vollbestückung mit 2 DIMMs pro Channel nicht machbar, 2133 sind dann schon gut. Außerdem fragt man sich, warum AMD die tollen Schnittstellen wie wohl 10GbE und die vollen 32 PCIe Lanes bei RYZEN nicht rausgeführt hat, wenn sie auf dem Chip vorhanden sind.
Es gilt abzuwarten, aber ich denke mal das es ähnlich wie jetzt bei den Desktop CPU aussehen wird und RYZEN sich nur dann sehr gut schlägt, wenn die vielen Threads der SW weitgehend unabhängig voneinander auf je einem Teil der Daten arbeiten können, vermutlich ist es bei der Demo mit den seismischen Daten eben so, genau wie bei Cinebench oder beim Rendern. Wenn aber viel Interaktion zwischen den Thread und damit den Kernen nötig ist, dann dürfte er massive Performanceprobleme bekommen. Das zeigt sich ja jetzt schon, Spiele sind dafür ja auch ein typischen Beispiel weil sich alles dort gegenseitig beeinflusst, dass kann man auch nicht wegoptimieren, wenn eines schießt und trifft muss der andere umfallen.
Dies könnte der Preis für das CCX Konzept sein und wenn es schon bei den beiden CCX auf einem Die ein Problem ist, wird es bei vier Dies ein noch größeres Problem werden und dann hat Intel mit dem nativen 32 Kerner einen massiven Vorteil, zumal angeblich die Doppelringe durch etwas noch besseres ersetzt worden sein sollen. Bei der Bandbreite und der Latenz der internen Kommunikation dürfte Intel also vorne liegen und damit wird es eben von der Anwendung abhängen welche CPU jeweils die bessere ist. Das Problem für AMD könnte dabei sein, dass man solche Anwendungen wo viele Kerne recht unabhängig auf einem "eigenen" Teil der Daten rechnen, gerne auf GPUs verlagert und wenn die Speicherbandbreite wichtig wird, dann bedeutet es ja auch, dass nur recht kurze Berechnungen auf den Daten ausgeführt werden, sich GPUs also noch besser eigenen. Die haben nur eben weit weniger RAM, damit bleiben dann letztlich wohl Anwendungen bei denen man auch noch sehr große Daten in der Art handhaben muss als Spezialgebiet wo Naples wirklich glänzen kann und den Rest wird man abwarten müssen.
Ergänzung ()
Lies doch mal genau was da steht:Chismon schrieb:
Es ist möglich das Zen3 einen upgedateten Sockel bekommt der auch kompatible mit den alten Zen und Zen 2 Desktop Chips (also CPUs) ist, es wird also wie bei FM2 und FM2+ so laufen, dass man sich ein neues Board kaufen und die alten CPUs drin betreiben kann, aber nicht die neuen CPUs in den alten Boards. Zen2 wird noch die jetzigen Board behalten, also auch kein PCIe 4.0 haben, denn dafür dürfte ein neuer Sockel nötig sein, die PCIe 4.0 Spezifikation ist aber immer noch nicht final.
... für server sicher ne überlegung wert wenn man sieht das AMD in Anwedungen echt nicht schlecht aufgestellt ist
