News AMD Phoenix2 mit Zen 4 & 4c: Die erste big.LITTLE-APU erblickt heimlich das Licht der Welt

[CDLABSRadonP...]

Richtig interessant werden die Zen4c sobald(bzw. sofern) sie mit 3D Cache kommen. Dann könnte man den L3 Cache pro/beim Kern komplett weglassen und nur den 3D Cache verwenden. Mich würde es nicht wundern wenn dann 24 Zen4c Kerne auf einem Chiplet möglich wären.

Mein Reden --- ich war nur bislang nicht darauf gekommen, dass man auch in Erwägung ziehen könnte, den L3-Cache innerhalb der CPU ganz wegzulassen, wenn man dafür mehrere V-Cache-DIEs stapelt. (was übrigens AMD seit Anfang an verspricht)

Eine große Stärke des V-Cache-Konzeptes ist, dass die Entfernung von einem Cache-Block zu einem Block ein DIE höher gestapelt sehr gering ist. Und zwar geringer, als zum horizontalen Ende des Caches. Deshalb ist die Latenz so gut, es kommen kaum weitere Latenzzyklen trotz der Kapazitätsexplosion hinzu.

Bislang bin ich halt, wie eben schon angerissen, nicht darauf gekommen, dass dieses Prinzip natürlich auch noch klappt, wenn der Cache insgesamt ausschließlich über den Kernen liegt.

Spoiler

Ich hatte nur vor, mehr vom Cache rauszuschmeißen. Aber es spricht mWn nichts dagegen, den L3-Cache komplett nach oben hin auszulagern.

Wahrscheinlich funktioniert es sogar besser --- nur die Wärmeentwicklung der Kerne ist problematisch, aber bei Zen 5C / Zen 6C wird das, im Gegensatz zu Zen 5 und Zen 6, ja kein Problem sein.

Spoiler

Temperatur- und Spannungsprobleme bei V-Cache werden sich nicht von den nichtkompakten Varianten sich auf die kompakten Varianten übertragen. Denn die kompakten Varianten können dafür ja gar nicht hoch genug takten.

Achtung: Zen 4C kann aber keinen V-Cache bekommen --- denn es sind keine TSVs vorhanden. Sie wurden mit entfernt, um die höhere Dichte zu erhalten. Aber wenn mit Zen 5C oder Zen 6C der L3-Cache aus dem DIE fliegt, dann wird es problemlos sein, TSVs auch einzupflegen.

Wieso ergibt es aktuell Sinn, dass die Designs keine TSVs tragen? AMD hat ohnehin nicht genügend Packagingkapazitäten, um überhaupt die bisherigen Produkte in ausreichender Stückzahl zu fertigen.

 

[or2k]

Geringere Diefläche bei gleicher Spannung wird natürlich einen geringeren Verbrauch haben. Dann noch zusätzlich dazu weniger Strukturen die für die hohen Frequenzen notwendig sind und schon müssten die kleinen Kerne effizienter sein als die großen, auch wenn die Spannungskurve was anderes vorgibt, wurde ja schon im Server gezeigt.
Vorteil von AMDs Ansatz hier ist, dass alle Kerne alles können, Intel erfindet lieber einen neuen Befehlssatz als alle Kerne gleich arbeiten zu lassen

 

[incurable]

Ich bin jedenfall kein Fachmann, diesbezüglich.

Kurzversion:

Mehr Kerne beschleunigen zeitkritische Vorgänge solang es mehr zeitkritische Vorgänge als verfügbare Kerne gibt.

Ein schnellerer Kern beschleunigt alles.

Unterm Strich ist für die beste Benutzererfahrung im Alltag bei gleicher Gesamtleistung die geringste Kernzahl das Optimum.

 

[Apocalypse]

Die Zeiten sind vorbei, wir brauchen wieder mehr Leistung pro Thread und nicht ~ gleiche Leistung bei mehr Threads.

Wir ist so ne Sache, Consumer? Vielleicht, aber für die wird ja nicht Primär entwickelt und im Server-Bereich sieht es nicht so aus als ob wir schon genug Threads hätten.

 

[incurable]

Wahrscheinlich funktioniert es sogar besser --- nur die Wärmeentwicklung der Kerne ist problematisch, aber bei Zen 5C / Zen 6C wird das ja kein Problem sein.

Wie kommst Du auf die Idee, dass die Energiedichte ausgerechnet in besonders kompakten Kernvarianten in Zukunft sinken soll?

 

[Trelor]

Ähhhhhhhhh
Okay...
Also braucht das SoC mehr Strom als wenn nur classic Kerne verbaut würden.
Dafür ist es wohl günstiger in der Herstellung?

Ist halt auf Area optimiert.
Interessant wäre vor allem auch die statische Leistungsaufnahme gewesen.
Ich kann mir gut vorstellen, dass hier deutlich mehr HVT Zellen zum Einsatz kommen und der Overdrive gar nicht so hoch ist. Die aktive Leistungsaufnahme (Leistungsaufnahme beim Umschalten) ist bei Kurzkanaltransistoren schon lange nicht mehr dominant.

 

[Deinorius]

Die Zeiten sind vorbei, wir brauchen wieder mehr Leistung pro Thread und nicht ~ gleiche Leistung bei mehr Threads.

Prinzipiell korrekt, aber wir reden hier erstmal von einer 6C12T APU. Aber ja, Strix Point mit 12C24T klingt zwar nett, aber für die meisten Notebook Käufer uninteressant.

Das Spannungsdiagramm zeigt in der Tat das Zen4c mehr Spannung bei gleichem Takt benötigt.

Das Diagramm ist zwar interessant, aber ein direkter Vergleich mit dem Stromverbrauch hätte viel mehr Sinn gemacht.

Na, dann bin ich mal gespannt, wie diejenigen, die bisher intels big.LITTLE-Vorstoss als technologische Bankrotterklärung des Herstellers diagnostiziert haben nun ihre Argumentation an die neue Situation adaptieren werden...

Es wurde hier schon erwähnt, dass Intels Konzept nicht direkt mit AMDs verglichen werden kann.
Das gilt insbesondere für Spiele. Als noch Reviews mit diesem Grundgedanken geführt wurden, waren die Ergebnisse nicht gerade positiv, teilweise sogar sehr negativ. Nun, das war damals und es wäre interessant, ob sich seither etwas geändert hat.
AMDs Variante hingegen kann gerade im Mobilsektor entweder positiv sein oder zumindest nicht negativ, aber dadurch kostengünstiger. Ich erhoffe mir gründliche Tests zu diesem Thema!

Also braucht das SoC mehr Strom als wenn nur classic Kerne verbaut würden.

Vorsicht! Die Spannung ist zwar ein wichtiger Faktor aber nur die halbe Geschichte. Es wird im Test selber erwähnt, dass der Sweetspot hinsichtlich Leistung - Stromverbrauch etwas höher liegt als in diesem Diagramm ersichtlich ist und das hätte direkt getestet werden müssen.

 

[modena.ch]

Das Spannungsdiagramm zeigt in der Tat das Zen4c mehr Spannung bei gleichem Takt benötigt.

Die Frage ist halt wieviel Strom bekommen die C Kerne maximal für den Takt.
Spannung allein sagt schon ewigs nichts mehr aus.

 

[Tenferenzu]

Achtung: Zen 4C kann aber keinen V-Cache bekommen --- denn es sind keine TSVs vorhanden. Sie wurden mit entfernt, um die höhere Dichte zu erhalten. Aber wenn mit Zen 5C oder Zen 6C der L3-Cache aus dem DIE fliegt, dann wird es problemlos sein, TSVs auch einzupflegen.

Ah, danke! Das habe ich noch nicht gewusst ^^ ich dachte die wären immer mit dabei. Der 3700 hatte sie ja, soweit ich weiß ,auch nur wurde der nie mit 3D Cache gefertigt.

 

[modena.ch]

Na, dann bin ich mal gespannt, wie diejenigen, die bisher intels big.LITTLE-Vorstoss als technologische Bankrotterklärung des Herstellers diagnostiziert haben nun ihre Argumentation

Es ist ein riesen Unterschied, ob ich bei den E Kernen weniger als Skylake Leistung ohne SMT, gar nicht mal so sparsam bekomme oder zumindest Zen 2 oder Zen 3 IPC mit SMT und wohl sparsam.
Das sind Welten....

Ergänzung (11. September 2023)

Also braucht das SoC mehr Strom als wenn nur classic Kerne verbaut würden.
Dafür ist es wohl günstiger in der Herstellung?

Spannung ist ungleich Strom oder Verbrauch

 

[SANDTIGER]

So die Leistungsmessung ist in Watt somit ist das Diagramm kaum aussagekräftig im Bezug auf den max Verbrauch da müssen die ja deutlich kleinen Cores drunter liegen.

 

[Trelor]

Spannung ist ungleich Strom oder Verbrauch

Trotzdem skaliert die aktive Leistungsaufnahme Quadratisch mit der Spannung und linear mit Takt und Gatekapazität.

Bei den Leckströmen wird es dann komplizierter. Hier sind Overdrive (Versorgungsspannung - Schwellenspannung) und Geometrie entscheidend. Mit dem Overdrive skaliert die statische Leistungsaufnahme exponentiell. Deswegen ist race to finish auch so beliebt.

Bei modernen CMOS Prozessen machen die Leckströme den Großteil der Leistungsaufnahme aus.

 

[CDLABSRadonP...]

Wie kommst Du auf die Idee, dass die Energiedichte ausgerechnet in besonders kompakten Kernvarianten in Zukunft sinken soll?

Damit war gemeint, dass die Temperatur- und Spannungsprobleme von den nichtkompakten Varianten sich nicht auf die kompakten Varianten übertragen. Denn die kompakten Varianten können dafür ja gar nicht hoch genug takten. Ich werde das Posting entsprechend editieren.

 

[Haldi]

Vorsicht! Die Spannung ist zwar ein wichtiger Faktor aber nur die halbe Geschichte. Es wird im Test selber erwähnt, dass der Sweetspot hinsichtlich Leistung - Stromverbrauch etwas höher liegt als in diesem Diagramm ersichtlich ist und das hätte direkt getestet werden müssen.

pannung ist ungleich Strom oder Verbrauch

Stimmt.... die Anzahl transistoren ist ja wesentlich kleiner! Dadurch dürft der Strombedarf auch sinken.
Anstatt Volt wäre so eine Kurve mit Watt wesentlich interessanter.

Leistungsmässig müsste die IPC ja eigentlich recht ähnlich sein oder nicht?

 

[CDLABSRadonP...]

Ah, danke! Das habe ich noch nicht gewusst ^^ ich dachte die wären immer mit dabei.

Bitte sehr. Hier hast Du noch die Quelle:

Denn zugrunde liegen einige Raffinessen, die das erst ermöglichen. Aber auch auf einen Verzicht hier und da, beispielsweise auf die TSVs, die für einen gestackten L3-Cache beim bisherigen Zen-4-Design stets mit dabei waren. Das wird es bei Bergamo nicht geben, macht im Umkehrschluss aber Platz frei.

https://www.computerbase.de/2023-06...igt-nur-9-6-prozent-mehr-flaeche-als-8-kerne/

Der 3700 hatte sie ja, soweit ich weiß ,auch nur wurde der nie mit 3D Cache gefertigt.

Das ist auch mein letzter Stand, nur finde ich die Quelle leider nicht mehr. Kam die Tage nochmal in diesem Kontext auf:
https://www.forum-3dcenter.org/vbulletin/showthread.php?p=13390766#post13390766

 

[bad_sign]

Leistungsmässig müsste die IPC ja eigentlich recht ähnlich sein oder nicht?

Die theoretische, was der Kern maximal leisten kann, ist gleich.
Die Praxis wird je nach Anwendung verschiedene Einschränkungen finden. Das Speichersystem ist halt deutlich schwächer, mit nur 2MB Cache pro Kern, ausgebaut, was aber durch generell niedrige Taktung teils ausgeglichen wird.

 

[Innocience]

Mein Gott ist das konfus. Ich hoffe, AMD findet eine Lösung, diese unterschiedliche Kerne auch entsprechend als solche hervorzuheben. Es macht halt einen gewaltigen Unterschied ob Turbo "4.9 GHz" drauf steht, dann aber nur 3.5 GHz rauskommen All-Core ungeachtet der reingesteckten Leistung rauskommen, weil 4 der Kerne "dense" sind.

Ansonsten ist die Technik spannend. Nur AMD sollte tunlichst jemand kompetenten für ihr Marketing anstellen; Namensschema "3te Ziffer ist die relevante Kenngröße" lässt grüßen.

 

[deekey777]

AMDs erster Hybrid-Prozessor mit „kleinen“ und großen CPU-Kernen, Codename Phoenix2, hat das Licht der Welt in Handhelds erblickt. Der Hersteller selbst schweigt zu diesem interessanten Thema bisher. Das passt ins Schema der diesjährigen Notebook-Technik-Vorstellungen, die AMD selten mit großer PR oder Mustern begleitet hat.

Zur News: AMD Phoenix2 mit Zen 4 & 4c: Die erste big.LITTLE-APU erblickt heimlich das Licht der Welt

Und das nur acht Tage vor dem Microsoft-Event am 19.09.2023. Bestimmt ein Zufall (ich glaube nicht, dass es wieder Surface-Geräte mit AMD geben wird).

AMD hat es kapiert, dass "Little"-Kerne auch schnell sein müssen, aber ohne dass die Rückwand schmilzt.

 

[Tulol]

Die ganzen Threads dümpeln einfach nur vor sich hin und langweien sich zu Tode.

?
Ehrlich gesagt habe ich kein einziges Programm in verwendung welches nur einen oder maximal 2 threads sinvoll nutzt.
Korrigiere mich: Die einzigen Programme auf die das zutrifft sind (ältere) Spiele.

 

[PUNK2018]

Es ist ein riesen Unterschied, ob ich bei den E Kernen weniger als Skylake Leistung ohne SMT, gar nicht mal so sparsam bekomme oder zumindest Zen 2 oder Zen 3 IPC mit SMT und wohl sparsam.
Das sind Welten....

Ergänzung (11. September 2023)

Zen4 und Zen4c haben, abgesehen vom Takt und dem Cache, die gleiche IPC.

der Vergleich big.LITTLE oder Intel P und E Cores ist einfach nicht gut...

Der Titel der News ist einfach Hart daneben...