News Angeblich geschönte Zahlen: Ausbeute bei Samsungs Fertigungsprozessen im Fokus

guggi4 schrieb:
35% bei einem winzigen Chip wie dem S8G1?
Das wÀre ja mehr als katastrophal

Wie ist denn die Yield bei "einem winzigen Chip wie dem S8G1" bei TSMC?
ErgÀnzung ()

ETI1120 schrieb:
Wenn der 5-nm-Node tatsÀchlich eine schlechte Ausbeute hat, dann muss Samsung die Wafer sehr billig anbieten, damit sich eine Fertigung tatsÀchlich lohnt.
VerstÀndnisfrage: Wird Samsung nach belichteten Wafern bezahlt oder nach funktionsfÀhigen Chips? Im letzteren Fall kann dem Kunden die Yield egal sein, er entscheidet dann aufgrund von technischen Parametern, Anzahl und Preis pro Chip.
 
Zuletzt bearbeitet:
  • GefĂ€llt mir
Reaktionen: ETI1120 und Nore Ply
guggi4 schrieb:
Der bessere N5 soll bereits August 2020 (!) eine defect density von 0.1 defects/cmÂČ gehabt haben, bei einem 100mmÂČ (genaue GrĂ¶ĂŸe zum S8G1 hab ich nicht gefunden, wird aber in dem Bereich sein) großem Die wĂ€ren das 90% yield.
https://www.anandtech.com/show/16028/better-yield-on-5nm-than-7nm-tsmc-update-on-defect-rates-for-n5
Die Angabe von anandtech scheint zu passen:

Bei Wikichip gibt es eine Folie von TSMC aus dem Jahr 2019:
1645643190997.png


Im August 2020 war N5 +1Q
Laut der Grafik war N7 bei +3Q auf 0,09. TSMC hat wiederholt gesagt, dass die Fehlerdichte bei N5 niedriger ist als bei N7 also wird N5 bei +Q3 (Q1 2021) niedriger als 0,9 gewesen sein.

Aufgrund dieser Zahlen fĂŒr N7 hat jemand folgendes berechnet:
  • Navi 10: ~80% Yield voll funktionsfĂ€higer Teile.
  • Zen2 Chiplet: ~94% Yield voll funktionsfĂ€higer Teile.
ErgÀnzung ()

Nore Ply schrieb:
VerstÀndnisfrage: Wird Samsung nach belichteten Wafern bezahlt oder nach funktionsfÀhigen Chips? Im letzteren Fall kann dem Kunden die Yield egal sein, er entscheidet dann aufgrund von technischen Parametern, Anzahl und Preis pro Chip.
Ich gehe davon aus, dass der Yield eine Komponente der Bezahlung sein muss. Sonst hat die Foundry kein Interesse den Prozess zu verbessern.

AMD hat wohl beim ersten Wafer Supply Agreement mit Global Foundries eine andere Bezahlmethode ausgemacht. Dieser Fehler wurde jedoch umgehend mit dem zweiten Wafer Supply Agreement behoben.

Allerdings selbst wenn der Kunde nur fĂŒr die guten Chips bezahlt, kann ihm der Yield nicht egal sein. Denn bei einem schlechten Yield mĂŒssen mehr Chips getestet werden und aus den bestellten Wafern kann man eventuell nicht genĂŒgend Chips gewinnen.
 
Zuletzt bearbeitet:
  • GefĂ€llt mir
Reaktionen: UNDERESTIMATED und guggi4
Miuwa schrieb:
Die ĂŒblichen verdĂ€chtigen halt. Apple, Nvidia, AMD, was weiß ich. Oder reden wir irgendwie aneinander vobei?

Apple und AMD sind bei TSMC gut versorgt und niemand verschwendet Geld und knappe Designresourcen um Chips mit schlechter Ausbeute herzustellen. Nvidia wird nach aktuellen Informationsstand zumindest einen Teil der Lovelace-GPUs nicht bei Samsung sondern bei TSMC in 5 nm herstellen lassen. Auch zu Qualcomm gibt es Leaks, die besagen dass Qualcomm zumindest einen Teil ihrer Produktion von Samsung zu TSMC 5 nm verschiebt. Um Samsung zu besÀnftigen soll Qualcomm statt dessen RF-Chips bei Samsung fertigen lassen. Aber nicht im 5 nm Node.

Das Thema des Artikels ist doch, dass Samsung angeblich prĂŒft, ob Samsung Semiconductor die Konzernleitung mit geschönten Zahlen zur Ausbeute getĂ€uscht hat. Ganz ehrlich anders kann ich mir die massiven AusbauplĂ€ne fĂŒr die Foundry nicht erklĂ€ren.

Aber es geht eigentlich nicht nur um die Fehlerdichte, sondern auch um die anderen Kenndaten. Alle Tests, die mit Testmustern des Mediatek Dimensity 9000 gemacht wurden, zeigen, dass er den SD 8Gen1 in CPU-Performance und in CPU-Effizienz schlĂ€gt. Beide haben dieselbe Aufteilung der CPU-Kerne. FrĂŒher oder spĂ€ter kommen Mobiltelephone auf Basis des Dimensity 9000 auf den Markt. Dann werden die Tests zeigen, ob die Vorabtests zutreffen oder nicht zutreffen.
 
ETI1120 schrieb:
Apple und AMD sind bei TSMC gut versorgt und niemand verschwendet Geld und knappe Designresourcen um Chips mit schlechter Ausbeute herzustellen.
Sofern die Firmen nur die funktionierenden Chips bezahlen mĂŒssen ist denen die Ausbeute egal.
 
  • GefĂ€llt mir
Reaktionen: Nore Ply
ModellbahnerTT schrieb:
Sofern die Firmen nur die funktionierenden Chips bezahlen mĂŒssen ist denen die Ausbeute egal.
Theoretisch.

Die Frage ist wer testet? Wenn der Kunde testet, dann steigt auch der Testaufwand.
Wirkt sich die schlechte QualitĂ€t außer auf die Fehlerrate auch auf die anderen Parameter aus? So weit ich weiß ist die Antwort Ja.

Das Problem von AMD war bevor sie auch die CPUs bei TSMC fertigten, dass auch die elektrischen Kenndaten der Prozesse auf denen AMD fertigen lies immer schlechter als die bei Intel waren. Der 14-nm-Prozess von GF war in den letzten 15 Jahren die große Ausnahme.

Die Bulldozer-Architektur war der (gescheiterte) Versuch die schlechte Ausbeute zu Umgehen*). Dass der schon hohe Energieverbrauch mit weiter steigender Taktrate geradezu explodierte, wurde auch durch den schlechten Prozess verursacht

Ich kann mir nicht vorstellen dass ich irgend jemand bei AMD noch Mal auf das Abenteuer einlassen will, auf einem schlechten Prozess zu fertigen. Solange AMD bei TSMC gute Prozesse hat, wird AMD bei TSMC bleiben.

Das folgende Video zeigt den Weg von AMD von der eigenen Fertigung ĂŒber GF zu TSMC.

*) Im Interview mit Anandtech bezeichnete Mike Clark die Bulldozer-Architektur als nicht ausgewogen. Mike Clark sagt dass eine gute X86-Architecture die richtige Balance zwischen Frequenz, IPC, Verbrauch und FlÀche braucht.
Ich interpretiere es so, dass bei Bulldozer zu einseitig auf minimalen FlĂ€chenverbrauch wert gelegt wurde. Frequenz, IPC und Verbrauch wurden nicht ausreichend berĂŒcksichtigt und heraus kam eine CPU die zu wenig Performance hatte und sehr ineffizient war.
 
Zuletzt bearbeitet:
ZurĂŒck
Oben