Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden.
Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
News Forschung & Entwicklung: Riesige 450-mm-Wafer kommen (vorerst) nicht
- Ersteller Volker
- Erstellt am
- Zur News: Forschung & Entwicklung: Riesige 450-mm-Wafer kommen (vorerst) nicht
schidddy
Lieutenant
- Registriert
- Apr. 2008
- Beiträge
- 711
hätte da auch ma eine Frage an die Spezialisten. Mir ist der Durchgang klar wie die Leiterbahnen in den Wafer geätzt werden. Im Grunde werden die Leiterbahnen dadurch hergestellst, dass die UV Lichtdurchlässige Maske Bahnen in den Waferlack ätzt, diese dann mit einer Iso-Schicht aufgefüllt werden und anschliessend diese Rillen mit Kupfer aufgefüllt werden. Dannach wird die Kupferschicht abgeschliffen bis auf knapp unterhalb Kante des Waferlacks.. voila. wir haben Leiterbahnen..
So nun die grosse Preis Frage: wie zur Hölle enstehen dabei Transistoren?
würde mich freuen wenn mir da einer helfen könnte.
lg
So nun die grosse Preis Frage: wie zur Hölle enstehen dabei Transistoren?
würde mich freuen wenn mir da einer helfen könnte.
lg
Zuletzt bearbeitet:
Da wird ja nicht nur einmal drüber geschrubbt und dann ist man fertig.
inzwischen ist man schon bei 50+ Masken angelangt und Hunderten Fertigungsschritten.
da erklären sie es ganz anschaulich: https://www.youtube.com/watch?v=35jWSQXku74
inzwischen ist man schon bei 50+ Masken angelangt und Hunderten Fertigungsschritten.
da erklären sie es ganz anschaulich: https://www.youtube.com/watch?v=35jWSQXku74
koffeinjunkie
Captain
- Registriert
- Dez. 2012
- Beiträge
- 3.215
@ Thread und User
Wenn die Fläche immer kleiner und stromsparender wird, so sinkt in gleichem Atemzug die Abwärme nicht um weniger als das Doppelte pro Fläche. Wenn die Fläche zur Abwärme (so unglaublich effizient sind die Teile bis jetzt eben nicht) dann hat man das Problem mit erhöhten Temperaturen auch wenn die Effizient gegenüber den vorigen Modellen besser geworden ist. Und nur an den nicht verlöteten HS liegt es nicht, sondern das die Fläche eben zu klein ist. Damit das Problem besser gelöst wird, müsste man bei aktueller Fertigung die Fläche ein bisschen größer machen damit das auch passt. Warum nimmt immer so grenzwertig höhere Temperaturen in Kauf statt es mal komplett unbedenklich zu machen.
Das hier knallhart wirtschaftlich gedacht wird ist mir klar aber in so einem Fall man immer noch genügend Umsatz und Gewinn generieren ohne auf jede Kleinigenkeit zu verzichten oder etwas zu kastrieren.
Wenn die Fläche immer kleiner und stromsparender wird, so sinkt in gleichem Atemzug die Abwärme nicht um weniger als das Doppelte pro Fläche. Wenn die Fläche zur Abwärme (so unglaublich effizient sind die Teile bis jetzt eben nicht) dann hat man das Problem mit erhöhten Temperaturen auch wenn die Effizient gegenüber den vorigen Modellen besser geworden ist. Und nur an den nicht verlöteten HS liegt es nicht, sondern das die Fläche eben zu klein ist. Damit das Problem besser gelöst wird, müsste man bei aktueller Fertigung die Fläche ein bisschen größer machen damit das auch passt. Warum nimmt immer so grenzwertig höhere Temperaturen in Kauf statt es mal komplett unbedenklich zu machen.
Das hier knallhart wirtschaftlich gedacht wird ist mir klar aber in so einem Fall man immer noch genügend Umsatz und Gewinn generieren ohne auf jede Kleinigenkeit zu verzichten oder etwas zu kastrieren.
Snooty
Commodore
- Registriert
- Dez. 2012
- Beiträge
- 4.534
Es gibt gewisse Regeln zum Entwurf einer integrierten Schaltung (Design Rules bzw. Design zur Herstellbarkeit), damit diese einfach und kostengünstig hergestellt werden kann. Einfach mal so die Fläche bei gleichbleibender Fertigungsgröße ändern, geht nicht. Schon der Abstand zwischen zwei Leiterbahnen kann darüber entscheiden, ob man die Schaltung so herstellen kann.
Man versucht eben so viel wie möglich aus den Chips rauszuholen - solange es (mit oder ohne Kühlung) möglich ist. Wenn man sieht, was alles unternommen wird, damit mehr und mehr in Smartphones passt (Bsp. SIM-Karte -> Micro-SIM -> Nano-SIM; Wegfall der Klinkenbuchse; Displays werden immer dünner), wird man den Teufel tun und irgendwas vergrößern.
Man versucht eben so viel wie möglich aus den Chips rauszuholen - solange es (mit oder ohne Kühlung) möglich ist. Wenn man sieht, was alles unternommen wird, damit mehr und mehr in Smartphones passt (Bsp. SIM-Karte -> Micro-SIM -> Nano-SIM; Wegfall der Klinkenbuchse; Displays werden immer dünner), wird man den Teufel tun und irgendwas vergrößern.
S
smalM
Gast
Wattwanderer schrieb:Bei den rückläufigen PC Verkäufen kann ich verstehen, dass Intel nicht die produzierte Chipfläche steigern will aber was ist mit Flashspeicher?
Da kam doch gerade erst eine Meldung dazu. Es wird wie blöd von allen Seiten in neue Fabs für Flash investiert, selbst von Firmen, die bisher keine Global Player waren. Alle diese Fabs werden 300mm-Wafer benutzen.
Beitrag
Fleet Admiral
- Registriert
- Nov. 2011
- Beiträge
- 10.792
Lässt man mal die sicherlich sehr hohen Kosten zum Umrüsten außer Acht: Wäre es dann nicht billiger, wenn man auf große Wafer umsteigt? Kenne mich nicht genau aus aber mit größeren Wafern kann man ja mehr Chips auf einem Wafer produzieren und verbraucht somit weniger Wafer und weniger Zeit für die Herstellung der Chips.
Kastenfrosch
Cadet 2nd Year
- Registriert
- Dez. 2011
- Beiträge
- 25
Beitrag schrieb:Lässt man mal die sicherlich sehr hohen Kosten zum Umrüsten außer Acht: Wäre es dann nicht billiger, wenn man auf große Wafer umsteigt? Kenne mich nicht genau aus aber mit größeren Wafern kann man ja mehr Chips auf einem Wafer produzieren und verbraucht somit weniger Wafer und weniger Zeit für die Herstellung der Chips.
Das ist ja die Idee bei 450mm-Wafern. Wenn allerdings die Kosten um den gleichen Faktor steigen wie die Fläche hat man nichts gewonnen. Außerdem ist das ganze auch eine Sache der Nachfrage. Auf einem 450mm Wafer passen sehr viele Chips. 450mm Wafer eignen sich also nur für absolute Righ-Runner-Produkte mit stetiger Nachfrage. Damit eine 450mm-Fabrik wirtschaftlich wird, muss diese wohl enorme Kapazitäten haben, die erst mal ausgelastet werden müssen...
timse201
Ensign
- Registriert
- Jan. 2006
- Beiträge
- 253
um mal etwas fertigungswissen bezusteuern. ich bin mikrotechnologe und arbeite beim bosch
und mechanische strukturen
nein der waferrand wird nicht für tests benutzt. dafür gibt es spezielle testmuster auf dem wafer selbst. zumal es auch ausschuss zwischen den chips gibt - die wafer werden gesägt. aber selbst diese testmuster werden eher für die orientierung für tests genutzt. sichtprüfungen wo man dadurch einfach hinweißen kann wo der fehler war. anlagen, die definiert das testmuster ansteuern, um einen chip daneben zu messen etc.
4 spitzen messungen (widerstand) werden auch nicht definiert durchgeführt sondern der chip danach ausgeinkt (verschrottet).
die wafer werden ähnlich wie eine kerze gezogen. ein monokristall wird in einem lichtbogenofen eingespannt und mit einer langsamen drehung gezogen. ein sägen danach würde u.a. unnötige kosten verursachen. die wafer müssen schleuderbar bleiben (kleiner realer joke dafür wurden ganz am anfang normale waschmaschinen benutzt ) und eine homogene abscheidung gewährleistet sein. das gas (SiH4 Teos etc.), das über den wafer strömt reichert sich über den wafer hinweg immer weiter ab. da sind runde wafer einfach das optimum, um eine möglichst gleichmäßige abscheidung zu gewährleisten (auch wenn da eine w förmige schicht entsteht, die häufig auch gewollt ist - der wafer dreht sich, das gas reichert sich immer weiter ab und zwischen mitte und rand ist dann die geringste abscheidung - w form).
der waferrand könnte auch nicht mehr belackt werden bzw. vom lack gereinigt werden
https://www.youtube.com/watch?v=7-GhbLRwJUo
so auch nicht ganz richtig. in der halbleiterfertigung wird sehr viel automatisiert. eine manuelle beladung wird mittlerweile möglichst vermieden. und selbst förderbänder an den decken werden gerne eingesetzt.
die mitarbeiterkosten sind eher wurst da die stromkosten sone fab verbraucht gerne mal soviel wie ne großstadt und anlagenkosten (viele analgen amortisieren sich erst nach 15 20 jahren) viel gewichtiger sind. es wird bei der automatisierung eher auf kratzer, partikel, brüche und ein möglichst schneller produktionsablauf geschaut.
das teuerste an einer anlage sind die handlingssysteme mit loadlock selbst und nicht die einzelnen untermodule, die das handling ansteuern soll. da gibt es quasi ein monopol.
(merke vereinfachte erklärungen )
Cr4y schrieb:Scheiben aus Silizium, auf die elektrische Schaltungen geätzt werden, um z.B. CPUs herzustellen.
und mechanische strukturen
schrotti12 schrieb:Auf Wafer werden, wenn ich mich recht erinnere, mittels UV-Licht Leiterbahnen und Transistoren geätzt. Irgendwie. Aber da gibts genug Videos dazu auf Youtube.
Was mir nicht so ganz in den Kopf geht ist, warum die Dinger rund sind, wenn doch rechteckige Chips raus kommen sollen. Da ist Ausschuss doch geometrisch schon vorprogrammiert! Kann mir bitte jemand erklären, warum die Wafer nicht rechteckig im Maßstab sind sodass die Chips einfach ausgeschnitten werden können und kein Ausschuss entsteht?
nein der waferrand wird nicht für tests benutzt. dafür gibt es spezielle testmuster auf dem wafer selbst. zumal es auch ausschuss zwischen den chips gibt - die wafer werden gesägt. aber selbst diese testmuster werden eher für die orientierung für tests genutzt. sichtprüfungen wo man dadurch einfach hinweißen kann wo der fehler war. anlagen, die definiert das testmuster ansteuern, um einen chip daneben zu messen etc.
4 spitzen messungen (widerstand) werden auch nicht definiert durchgeführt sondern der chip danach ausgeinkt (verschrottet).
die wafer werden ähnlich wie eine kerze gezogen. ein monokristall wird in einem lichtbogenofen eingespannt und mit einer langsamen drehung gezogen. ein sägen danach würde u.a. unnötige kosten verursachen. die wafer müssen schleuderbar bleiben (kleiner realer joke dafür wurden ganz am anfang normale waschmaschinen benutzt ) und eine homogene abscheidung gewährleistet sein. das gas (SiH4 Teos etc.), das über den wafer strömt reichert sich über den wafer hinweg immer weiter ab. da sind runde wafer einfach das optimum, um eine möglichst gleichmäßige abscheidung zu gewährleisten (auch wenn da eine w förmige schicht entsteht, die häufig auch gewollt ist - der wafer dreht sich, das gas reichert sich immer weiter ab und zwischen mitte und rand ist dann die geringste abscheidung - w form).
der waferrand könnte auch nicht mehr belackt werden bzw. vom lack gereinigt werden
florian. schrieb:jeh größer die Wafer, desto mehr Probleme bekommt man mit dem Handling.
so ne 450mm scheibe biegt sich schon ordentlich durch.
das ding muss aber plan sein, sonnst kommt nur schrott raus.
wenn die 450mm Fertigungsmaschine doppelt so groß/teuer ist wie die 300mm Fertigungsmaschine hat man auch nix gewonnen. Stellt man halt zwei 300er hin...
https://www.youtube.com/watch?v=7-GhbLRwJUo
so auch nicht ganz richtig. in der halbleiterfertigung wird sehr viel automatisiert. eine manuelle beladung wird mittlerweile möglichst vermieden. und selbst förderbänder an den decken werden gerne eingesetzt.
die mitarbeiterkosten sind eher wurst da die stromkosten sone fab verbraucht gerne mal soviel wie ne großstadt und anlagenkosten (viele analgen amortisieren sich erst nach 15 20 jahren) viel gewichtiger sind. es wird bei der automatisierung eher auf kratzer, partikel, brüche und ein möglichst schneller produktionsablauf geschaut.
das teuerste an einer anlage sind die handlingssysteme mit loadlock selbst und nicht die einzelnen untermodule, die das handling ansteuern soll. da gibt es quasi ein monopol.
(merke vereinfachte erklärungen )
Zuletzt bearbeitet:
Rockstar85
Admiral
- Registriert
- Sep. 2004
- Beiträge
- 8.881
Na endlich hat es ein Ende mit den 450mm Wafern. Klar ist es machbar und Klar wäre der Bedarf da, aber dafür müsste man eben Milliarden investieren. Schaut euch den Fortschritt bei EUV Litho an, das ist da noch lächerlicher als das Thema 450mm Wafer.
Wenn das so weitergeht dann wird bei 5Nm Schluss sein.
Naja Intel soll es vorerst egal sein, Da sie ja nen Chipausrüster gekauft haben würden man dann Mehrfach profitieren.
@Morgot: Elektrotechnik studiert mit Spezialisierung auf Chipdesign?
Wenn das so weitergeht dann wird bei 5Nm Schluss sein.
Naja Intel soll es vorerst egal sein, Da sie ja nen Chipausrüster gekauft haben würden man dann Mehrfach profitieren.
@Morgot: Elektrotechnik studiert mit Spezialisierung auf Chipdesign?
onkel_axel
Captain
- Registriert
- Jan. 2010
- Beiträge
- 3.384
Limit schrieb:Ich denke ihnen ist klar, dass das nur dann eine Chance hätte, wenn die HDD-Hersteller die Weiterentwicklung einstellen würden. Selbst dann wäre es noch nicht sicher, dass Flash-SSDs überhaupt jemals die HDDs bei Preis/Kapazität einholen.
Flash speicher steigt exponential. Klassische hdds nicht.
Die werden also in jedem fall demnächst irgendwann einge- und überholt
Snooty
Commodore
- Registriert
- Dez. 2012
- Beiträge
- 4.534
Man geht davon aus, dass 450-mm-Wafer kostengünstiger bearbeitet werden können, wenn die Anlagen maximal um den Faktor 1.3 teurer als 300-mm-Anlagen sind.
Man rechnet allerdings eher mit dem Faktor 2-3.
Zusätzlich müssen die Energiekosten um den Faktor ~2.3 gesenkt werden, da eben auch eine deutlich größere Fläche bearbeitet werden muss (bedeutet auch mehr Chemikalien, Gase, Verbrauchsmaterial).
Man rechnet allerdings eher mit dem Faktor 2-3.
Zusätzlich müssen die Energiekosten um den Faktor ~2.3 gesenkt werden, da eben auch eine deutlich größere Fläche bearbeitet werden muss (bedeutet auch mehr Chemikalien, Gase, Verbrauchsmaterial).
timse201
Ensign
- Registriert
- Jan. 2006
- Beiträge
- 253
AMD-Mafiosi schrieb:Na endlich hat es ein Ende mit den 450mm Wafern. Klar ist es machbar und Klar wäre der Bedarf da, aber dafür müsste man eben Milliarden investieren. Schaut euch den Fortschritt bei EUV Litho an, das ist da noch lächerlicher als das Thema 450mm Wafer.
Wenn das so weitergeht dann wird bei 5Nm Schluss sein.
Naja Intel soll es vorerst egal sein, Da sie ja nen Chipausrüster gekauft haben würden man dann Mehrfach profitieren.
@Morgot: Elektrotechnik studiert mit Spezialisierung auf Chipdesign?
ausbildung mit viel kontakt zur prozesstechnik und den entwicklern
Ich verstehe es nicht. Es geht um 150mm mehr, um nur 15cm mehr. Die tun so als ob sie zum Mars fliegen. Zweistellige Milliardenbeträge, die größten Chipkonzerne der Welt zusammen bekommen es nicht gebacken in 15 Jahren??
Ähnlich wie bei Grafikkarten die Speicherbandbreite. Eine Erhöhung von 256-Bit auf 512-Bit bringt enormen Performancezuwachs. Trotzdem machen die da so ein Drama drum und geizen damit. Es geht um 256-Bit mehr, wir haben Terabyte Festplatten und 16GB RAM und die geizen hier um die Bits. Bitte ich gebe gerne 500-1000 Bits von meiner Festplatte oder USB Stick damit ich Grafikkarte mit 1024-Bit Speicherinterface habe. Wenn ich CEO bin dann ist das 1. was ich mache. Und meinetewegen mache ich auch die WAfer um 15cm größer. Das ist echt kein Ding. Stellt euch vor die Autoindustrie braucht 30 Jahre um die Felgengröße auf was weiß ich 24" zu bringen für ein Sportwagen. Macht es doch einfach größer, es ist kein Ding.
Ähnlich wie bei Grafikkarten die Speicherbandbreite. Eine Erhöhung von 256-Bit auf 512-Bit bringt enormen Performancezuwachs. Trotzdem machen die da so ein Drama drum und geizen damit. Es geht um 256-Bit mehr, wir haben Terabyte Festplatten und 16GB RAM und die geizen hier um die Bits. Bitte ich gebe gerne 500-1000 Bits von meiner Festplatte oder USB Stick damit ich Grafikkarte mit 1024-Bit Speicherinterface habe. Wenn ich CEO bin dann ist das 1. was ich mache. Und meinetewegen mache ich auch die WAfer um 15cm größer. Das ist echt kein Ding. Stellt euch vor die Autoindustrie braucht 30 Jahre um die Felgengröße auf was weiß ich 24" zu bringen für ein Sportwagen. Macht es doch einfach größer, es ist kein Ding.
moorpheus
Lieutenant
- Registriert
- Dez. 2008
- Beiträge
- 823
Nicht nur teuer, sondern auch vlt. nicht unbedingt schneller. Der Platz um die ALUs ist begrenzt und kostbar. Je weiter man sich entfernt, umso länger dauerts aber halt auch. Es sei denn -> man verkleinert die Strukturen.the_ButcheR schrieb:Da die Prozessoren aus immer mehr Transistoren bestehen muss die Strukturgröße einfach kleiner werden. Ansonsten werden die Prozessoren riesig und somit teuer
koffeinjunkie schrieb:Dieser Kleinheitswahn geht einem nur auf die nerven. Es gibt heute gute Kühlmöglichkeiten die mehr als ausreichend sind und Platz ist genügend vorhanden, warum der Drang alles kleiner zu machen (insbesondere CPU's). Man kann kleiner fertigen aber muss denn alles so zusammengequetscht werden?
Der Stromverbrauch würde exorbitant steigen wenn mit einer neuen Prozessorgeneration kein Shrink stattfindet. Wenn sich die Anzahl der Transistoren verdoppelt, verdoppelt sich vereinfacht auch der Stromverbrauch, es sei denn man halbiert die Fertigungsstrukturen! Die Strukturverkleinerung ist doch das A und O der Prozessorentwicklung! Nur das CPU-Design ist dagegen noch eine vergleichbar einfache Geschichte.
Ein aktueller Intel Core i7 noch im Fertigungsverfahren etwa einer Motorola 68000 CPU wäre groß wie eine Schallplatte und könnte man ohne Starkstromleitung gar nicht mehr betreiben.
Hier was zu Thema:
https://en.wikipedia.org/wiki/Transistor_count
Zuletzt bearbeitet:
bastard2k2
Cadet 4th Year
- Registriert
- Aug. 2005
- Beiträge
- 100
schidddy schrieb:So nun die grosse Preis Frage: wie zur Hölle enstehen dabei Transistoren?
würde mich freuen wenn mir da einer helfen könnte.
lg
Wird im Frontend gemacht. Weit weit vor deinen Metallebenen.
Durch Implantation, Oxidschichten, Plasma-und Nitradion, ect...
onkel_axel
Captain
- Registriert
- Jan. 2010
- Beiträge
- 3.384
Snooty schrieb:Und du weißt, was für 15 cm mehr alles getan werden muss? Da bin ich ja mal gespannt, wenn das so einfach ist
Es geht ja, ist nur einfach nicht wirtschaftlich. Also würde ich es auch lassen. Gibt wichtiges zur zeit wo die Semiconductor investieren müssen
Rockstar85
Admiral
- Registriert
- Sep. 2004
- Beiträge
- 8.881
morgot schrieb:ausbildung mit viel kontakt zur prozesstechnik und den entwicklern
Danke..
Frage weil ich bin Systemelektroniker und grade die Branche reizt extrem.. Mit dem Fraunhofer haben wir ja um die Ecke nen paar Chip Hersteller mit Reinsträumen