News Intel bestätigt 6-Core Dunnington mit Die-Shot

[HOT]

Multithreading, je mehr Threads in einem Programm verwendet werden und je komplexer das Programm wird, desto mehr ist der native Quad im Vorteil. Bevor wir aber soweit sind, müssen wir erstmal Programme haben, die die 4 Kerne richtig ausnutzen können und die keine Rücksicht mehr auf SingleCores nehmen müssen.

 

[Tommy]

HOT deiner Defintition von nativen Quad-Core möchte ich widersprechen. Dass Smithfield, Presler und Yorkfield keine nativen Quad-Cores sind, darüber brauchen wir nicht zu disktuieren. Auch Tigerton ist keiner, da er keinen L3-Cache bestitzt. Tulsa, Dunnington und Beckton sind jedoch native Quad-Cores, da sie auf dem Frontside-Bus wie eine Last erscheinen und die einzelnen Cores intern über den L3-Cache kommunzieren können, der in diesem Fall wie eine Crossbar wirkt. Barcelona ist nicht nativer als die zuvor genannten Intel-Chips. Bei Intel sollte außerdem der Einsatz von Shared L2-Caches Performance-Vorteile bei den meisten Workloads haben, da so eine effiziente Kommunikation der zwei benachbarten Cores möglich ist, ohne wie bei AMD Barcelona den Umweg über den L3 gehen zu müssen.

 

[HOT]

Tommi, es gibt zwischen Tigerton und Tulsa+Dunnington nur den einen einzigen Unterschied, dass Tigerton keinen L3 hat. Ansonsten ist das genauso ein monolithisches Die. Das sieht man allein schon daran, dass Tigerton nur einen FSB-Link besitzt und nicht wie bei den MCM (Presler, Kentsfield, Yorkfield) 2. Wie gesagt, streiten kann man sich darüber, was man jetzt als nativ bezeichnet und was nicht. Jedoch sollte man da schon eine Grenze bei der Integration der CPU-Kerne ziehen, um die MT-Fähigkeit und Kohärenzschnelligkeit zu unterstreichen. Aber da die Kerne intern an den FSB gekoppelt sind, auch beim Dunnington, der zwangsläufig mit 266MHz läuft (auch der L3 hängt da dran, um Speicherzugriffe zu sparen), ist das keine native CPU. Intel hatte bisher keine Technologie, um da ein komplexes Crossbardesign zu entwerfen, die sind auch intern nur Busgesteuert - man sieht es auch ganz gut an dem Die. Erst Nehalem ist wirklich mit einem komplexen Crossbar versehen und erst hier kann man wirklich von Integration und Nativ sprechen. Sicher, über Beckton ist das letzte Wort noch nicht gesprochen, aber es sieht so aus, als würde Intel 2 Kerne nur Brücken, wie bei den bisherigen CPUs ja auch:
http://aceshardware.freeforums.org/finally-an-image-of-shanghai-t405-15.html#5302
Hand de Vries (http://chip-architect.com/) hat die Dies ja untersucht und kommt zu dem Schluss, dass der Nahelem einen Kommunikationsport für Inter-CPU-Kommunikation beherbegt. Bei Beckton ist also auch nix natives in dem Sinne zu erwarten.

 

[Tommy]

Der fehlende L3-Cache ändert jedoch eine Menge: Ohne muss sich jeder Prozessorcore um die Cachekohärenz und das Bussnooping auf dem gemeinsamen FSB kümmern. Wenn du einen L3-Cache hast, fängt dieser die komplette Die-Interne Kommunikation ab und kümmert sich Zentral ums Bussnooping/Arbitation. Ab diesem Punkt kannst du von nativ sprechen. Tulsa und Dunnington wirken laut den Präsentation auf dem Bus wie eine einzige Last und sind damit nativ. Das selbe trifft wahrscheinlich auch auf Beckton zu. Die Behauptung, dass Dunnington wie 3 Buslasten+L3-Cache wirkt, solltest mit Material belegen. Ebenso deine Aussage zu Tulsa. Wenn das so wäre, würde die Kommunikation der Kerne untereinander bereits den FSB lahmlegen. Und genau das will man durch den L3-Cache verhindern.