So viele Shrinks wird es nicht mehr geben. Intel kratzt schon an der 10nm Marke, darunter wird es zapfenduster, nicht nur Lithographie-Technisch sondern auch zwecks der notwendigen Anzahl an Atomlagen. Wenn es noch eine Handvoll Shrinks werden, sind das viele. Das Ende ist absehbar, eine Silizium-Lage hat 0,543nm, macht noch 9 Shrinks im bekannten Raster dann hast due 1 Atomlage Silizium. Oder man verkleinert in Sergei Bubka Manier, 1 nm um 1 nm, dann sind es noch 14 Shrinks.
Die Shrinks haben in den letzten Jahren erheblichen Effizienz-Zuwachs ergeben. Nachdem ja immer mehr Performance/Watt gefragt ist und nicht mehr Performance um jeden Preis, haben sich die absoluten Zahlen für einen Kern klar nicht mehr deutlich erhöht. Oder liegen zum Teil drastisch unter den bekannten Werten.
Es zeigt sich auch, dass der Flaschenhals die Off-Die Komponenten sind und der Weg zum SoC nicht umkehrbar ist. Und da hat Intel das eine und das andere Problem. ARM war schon immer dort und AMD hat sowohl den Willen als auch die Komponenten dafür. Nicht umsonst besteht die Vorherrschaft von Intel aus den großen Caches, die sich Intel auf Grund des Fertigungsvorsprungs leisten kann.
Ironischer Weise, soweit ich weiss, bitte verbessert mich, nutzt man ja noch immer Belichtungsmethoden, die eigentlich im Grunde bei der Strukturgröße gar nicht mehr funktionieren. Das geht nur noch stochastisch mit mehreren Vorlagen und Belichtungen, die dann eventuell doch ein eigentlich unmögliches Ergebnis produzieren. Schon ein genialer Trick. Aber ob man tricksen kann, eine Atomlage zu halbieren?
.
