News Intels Dual-Core: Ausblick in die Zukunft

[zEra]

Ja nur sind wir hier nicht beim Fußball oder so. In der PC Welt ist es normal besser, wenn die Hardware exklusiven Zugriff hat. Sonst entstehen leicht Flaschenhälse. Mal schauen ob sich der Redakteur noch zu Wort meldet.

 

[Wintermute]

Inwiefern ist geteilter Cache effektiver? Ich kenne mich nicht so übermässig mit Prozessoraufbau aus, aber wenn man das so laienhaft betrachtet scheint ein eigener cache pro CPU doch die effektivere Lösung zu sein. Leistungstechnisch gesehen jedenfalls. Und wieso ist ein einziger cache auch noch komplizierter?
gruß
zEra

Ich tippe mal das es daran liegt, das der andere Prozessor, so er Daten aus dem Cache des einen braucht, schnelleren Zugriff darauf hat. Ansonsten:

Können die Prozessor-Gurus hier aufklären?

 

[zEra]

Habe dem Verfasser dieser News eine Mail geschrieben. Mal abwarten was er er postet.

Gruß
zEra

 

[Simon]

Das jeder Kern wie beim Dual-Core A64 seinen eigenen Cache hat, ist die einfacherer zu realisierende Lösung.

Ganz einfach deswegen, dass beim geteilten Cache das Cache-Managment ständig garantieren muss, dass ein Kern auf die gerade genutzten Speicherzellen exklusiven Zugriff hat und der andere Kern nicht das Recht hat, Werte im Speicher zu verändern, die der erste Kern noch für die Berechnung benötigt. Sonst würde das reinste Chaos ausbrechen bzw keine Rechnung mehr könnte ausgeführt werden, da sich beide Recheneinheit sich gegenseitig die Werte verfälschen würden.

Bei zwei eigenen Caches hätte man das Problem, dass man garantieren muss, dass die Daten, die von beiden Kernen gelesen werden können, im RAM erhalten bleiben. Ist im Endeffekt beides nicht gerade ohne. Am Ende werden nur die ersten Tests zeigen, wer die Aufgabe besser gelöst hat.

 

[zEra]

Genau das habe ich mir auch gedacht. Wer kann jetzt schon was von effektiver sagen.Allerdings frage ich mich dann warum du überhaupt eine Wertung vornimmst.

 

[Bokill]

@Simon
Was machst du dir da einen Kopf?

AMD hat für Multicore-Prozessing das eigene HTc geschaffen. Und auch dementsprechende Protokolle geschaffen. Stichwort Cache-Snooping-Mechanismen

Beim K7 hatten sie das MOESI Protokoll, der K8 legte da eine Schippe mit drauf. Es juckt den anderen Kern nicht sonderlich, was im L2 Cache seines Kumpels drin ist.
http://www.aceshardware.com/Spades/read.php?article_id=30000187

Wichtig ist nur die Speicherbreiche zu deklarieren.
-> Beschäftigt nun in Benutzung
-> Ungültig
-> etct.

Als Laie kann man kaum sagen welche Strategie da besser ist (gemeinsamer L2 Cache vs getrennter L2-Cache), sicher scheint mir aber, dass AMD mit der Entwicklung des K7 diverse Simulationen durchgeführt hat. Denn der K7 kannt da schon Dual-Konfigurationen mit Einzelanbindung zum Chipsatz.

Der K7 kannte daher auch keine Busverbindung zum Chipsatz, sondern entsprach schon halbwegs dem Linkkonzept des Hypertransports. Einhergehend hatte da AMD auch schon Überlegungen zum markieren von Speicherbereichen des Hauptspeichers.

MFG Bokill