Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsKioxia Twin BiCS Flash: Neues Speicherzellendesign für PLC mit 5 Bit
Kioxia (vormals Toshiba Memory) hat eine neue Technik zur Erhöhung der Speicherdichte von Flash-Speicher entwickelt. Die „Twin BiCS Flash“ genannte Speicherzellenstruktur soll 3D-NAND mit kleineren Zellen und potenziell mehr Bit pro Zelle ermöglichen. Die Technik sei ein Kandidat für mehr als vier Bit (QLC).
Hmm, Spannungszustände verdoppeln für eine gerade mal 25% höhere Dichte, wenn man erstmal noch die Layer erhöhen kann? Das ist wohl wirklich was für die ferne Zukunft. QLC hat ja schon mit der Schreibperformance zu kämpfen und braucht massiv Unterstützung durch (DRAM-)Caches um nicht hinter HDDs zu liegen.
Inzwischen hat 3D-NAND 128 Layer erreicht und zumindest in der Theorie denken Hersteller bereits an über 500 oder sogar 800 Layer mit kommenden Generationen. Doch irgendwann, ist das Limit erreicht, denn jede Schicht bedeutet auch einen zusätzlichen mit Kosten verbundenen Arbeitsschritt,
Wobei man hier zwischen den nativen und den gestackten Dies unterscheiden muss, denn bei den stacked sind letztlich nur mehrere Dies übereinander und werden durchkontaktiert. Dies spart zwar die Logik für die zusätzlichen Dies, senkt aber kaum die Kosten.
Ergänzung ()
Marco01_809 schrieb:
QLC hat ja schon mit der Schreibperformance zu kämpfen und braucht massiv Unterstützung durch (DRAM-)Caches um nicht hinter HDDs zu liegen.
Die DRAM Caches bei SSDs sind keine Datencaches wie bei HDDs, sondern statt der Userdaten stehen dort die Verwaltungsdaten der Controller, vor allem die Mappingtabelle. Die Schreibraten werden durch die Pseudo-SLC Caches gepusht, also indem nur ein Bit der Zellen beschrieben wird.
Hätten die Hersteller die NANDs nicht immer wieder bzgl. der Produktionskosten optimiert, würden SSDs immer noch 1€/GB oder gar 2€/GB kosten, statt wie heute 10ct/GB.
Bin gespannt was sich da durchsetzen wird. Die Probleme werden immer größer. Mal sehen wie groß die Kompromisse sein werden wenn PLC zum ersten Mal erscheint
Meine Systemplatte ist noch MLC. Und im AiC formfaktor. Sehr Potentes Stück Hardware.
Ich würde mir wünschen dass Formate wie AiC größere Bedeutung bekommen, da sie beispielsweise viel unempfindlicher gegenüber Hitze sind, da diese sich exzellent kühlen lassen.
Das ist bei solchen Fachthemen immer so eine Sache, daher war mir das Original einfach lieber als Zitat. Es gibt aber eine deutsche Version vom Pressetext, die zumindest besser als Google Translate ist: https://www.businesswire.com/news/home/20191212005860/de/
Wegen dem Logo: Das ist einfach symbolisch gemeint und dürfte tatsächlich eine biologische Zelle darstellen. 😊
Kann mich mit dem neuen (dämlichen) Namen nicht anfreunden...
Was die Bitdichte der Zellen angeht, müssen sie da noch einiges an der Geschwindigkeit bzw. Haltbarkeit arbeiten.
Es ist alles eine Frage der Anwendung für die die NAND genutzt werden. Für Heimanwender ist die Haltbarkeit bisher kein Problem, sofern die Qualitätsstufe der NANDs stimmt, also keine minderwertigen Qualität verbaut wurden die vom NAND Hersteller gar nicht für die Nutzung in SSDs vorgesehen sind.
Wattwanderer schrieb:
Zehnmal Verdoppelung der Kapazität bzw. Halbierung der Preise scheint so gar nicht mehr utopisch.
Noch 10x die Preise zu halbieren, halt ich für unrealistisch, da die Steigerung der Kapazitäten bei mehr Layern ja auch mit mehr Aufwand verbunden ist. Bei den gestackten Dies muss man ja dann auch zwei Dies fertigen um diese übereinander zu packen und braucht entsprechend die doppelte Anzahl an Dies um die Kapazität darüber zu steigern. Man spart bei zwei gestackten Dies einmal Logik ein, die ist aber meist sowieso unter dem Array der Speicherzellen und spart damit nur Bearbeitungsschritte, aber keine Diefläche.
Mehr native Layer steigern die Kosten auch, weil statt mehr Diefläche "nur" mehr Bearbeitungsschritte nötig sind, aber damit steigt das Risiko durch Fehler den ganzen Layer zu verlieren und irgendwo ist daher auch eine Grenze für die Anzahl der nativen Layer vorhanden, wie man vor Jahren bei so 128 vermutet hat. Dies scheint recht gut zu passen, denn auch Samsung die bisher noch kein Stacking verwenden, werden künftig dazu greifen:
Bei 5 Bit pro Zelle spart man dann bestenfalls 20% der Kosten ein, wovon ein Teil wohl wieder für mehr ECC draufgehen dürfte, je mehr Bits man schon pro Zelle speichert, umso wenig Kostenersparnis bringt das nächste Bit. Beim Schritt von SLC auf MLC konnte man die Kosten noch halbieren, mit 3bpc statt 2bpc hat man bestenfalls ein Drittel der Kosten einsparen können, bei QLC sind es gegenüber TLC idealerweise noch ein Viertel der Kosten die sich damit sparen lassen.
