Bericht Lakefield: Intels gestapelte Hybrid-CPU bietet 5 Kerne bei 7 Watt TDP

[Piktogramm]

Und dann auch noch ohne aktuelles AVX?

Im Artikel witrd leider nur auf AVX-512 und SMT eingegangen. Was ich viel interessanter finde ist die Frage nach AVX (inkl. FMA, AVX2, etc.).

Damit AVX2 überhaut funktioniert benötigt es 256bit breite Register. Allein das bläst einen Chip schon ganz gehörig auf. Ein deutlicher Geschwindigkeitsvorteil von AVX2 ist auch erst gegeben, wenn die Rechenwerke 256bit auf einmal bewältigen können. Spätestens das verbietet sich bei Designs die sparsam bei benötigter Chipfläche und Energiebedarf sein sollen. Ähnlich schaut es bei SMT aus, da benötigt es einen kompletten Satz Register auch alle jeden CPU-Thread. Gleichzeitig profitiert SMT vor allem von Anwendungsfälle, bei denen die Rechenwerke aufgrund von Latenzen leerlaufen. Was oft der Fall ist bei Zugriffen auf Memory und Festspeicher. Diese Latenzen sind jedoch bereits aufgrund der gewählten Anbindung der Speicher deutlich optimiert.

Was derzeit beim Endkunden von AVX proftieren kann ist vor allem Multimedia en- und decoding und das wird Intel hoffentlich auf die GPU bzw. spezialisierte Co-Prozessoren schieben. Da bleiben beim Ottonormal nicht mehr viele Anwendungen, bei denen AVX2 große Vorteile bringt und die SoC nicht sowieso Größenordnungen zu lahm ist.

Das Teil wird der Horror für jeden Elektronikfertiger, wenn ich mir da die Menge bzw. Dichte von Kontakten auf der Unterseite angucke.

Das ist mittlerweile "normal". Schau die HBC und/oder HBM Speicher an. Gibt es ein paar Jährchen und der Ball Pitch ist ähnlich.

Ergänzung (10. Juni 2020)

Schlecht denke ich wie bein Ryzen oder FX damals sowas geht nicht von heute auf morgen.

Aber interessant ist es trotzdem nur ob Intel damit auch zurück im Handy und Taplet Markt zurück kommt fraglich.

Die Patches sind im Linux Kernel, der kann bedingt durch die ARM-Welt schon lang mit Big-Little umgehen

 

[bensen]

Also der Vergleich mit der 5w Amberlake CPU lässt jetzt nicht auf den großen Wurf schließen, mit 40% mehr TDP 12-54% mehr Performance? Man hat wohl nicht umsonst den Vergleich mit den 9w Icelake-Y gescheut.

Naja mal die zweite Generation abwarten, Erstlingswerke zu kaufen ist ja allgemein nicht so sinnvoll

DRAM ist hier mit dabei. Ein 9W Icelake ist schon weit weg.
Aber was will mana uch erwarten? Mit 4 Sunny Cove Kernen kann der natürlich nicht mithalten.

Aber Idle Verbrauch wäre schon interessant.

 

[Beitrag]

Bei beiden Architekturen wird im Einsatzfeld Lakefield auf SMT oder, wie Intel es nennt, Hyper-Threading verzichtet. Pro Kern steht also immer auch genau ein Thread zur Verfügung. Das dürfte, ähnlich wie AVX512, auch aufgrund der Leistungsaufnahme der Fall sein, denn beide Techniken gelten als stromhungrig – im Call bestätigte Intel dies auch Rückfrage von ComputerBase.

Der Absatz hat mich etwas überrascht. SMT wird ja verwendet, weil man mit relativ wenig Mehraufwand in der Schaltung einen netten Boost bei der Multicoreperformance rausholen kann, indem die vorhandenen Ressourcen besser ausgelastet werden.
Hätte daher eigentlich erwartet, dass eine CPU mit SMT eher energieeffizienter ist als umgekehrt.

 

[Tharan]

@Tharan: Die letzten Atoms waren doch performant genug für Office und Alltag, hatten doch ordentlich zugelegt, sogar deutlich mehr als ich erwartet hatte, soweit ich mich erinnere so in Richtung von Core i Celerons, natürlich ohne die Singecore-Leistung des Core i.

Ja, das ging bei den späteren. Ich hatte zwei Tablet-Generationen und während die Leistung besser wurde, war es bei der Akkulaufzeit immernoch nicht zufriedenstellend. Und dazu wurden nun ja auch die Refresh-Raten bei den Atom-Neuerscheinungen immer länger, bis sich zuletzt da was tat. Somit hoffe ich eben hier auf den Aufholschritt.

 

[Mcr-King]

Der Absatz hat mich etwas überrascht. SMT wird ja verwendet, weil man mit relativ wenig Mehraufwand in der Schaltung einen netten Boost bei der Multicoreperformance rausholen kann, indem die vorhandenen Ressourcen besser ausgelastet werden.
Hätte daher eigentlich erwartet, dass eine CPU mit SMT eher energieeffizienter ist als umgekehrt.

Ja im Prinzip schon grade dass SMT von AMD ist da richtig gut, aber und dass macht den Die wieder zu groß.

Deswegen macht ARM dass schon länger mit Big Little weil es Platz spart.

Aber die Gaming Entwickler auch vor Probleme stellt.

 

[roaddog1337]

Könnte interessant sein.

Musste gerade etwas bei den 5 Kernen schmunzeln: Hatte vor einiger Zeit eine VM mit 9 Kernen bei uns in der Arbeit entdeckt

 

[Mcr-King]

Könnte interessant sein.

Musste gerade etwas bei den 5 Kernen schmunzeln: Hatte vor einiger Zeit eine VM mit 9 Kernen bei uns in der Arbeit entdeckt

Sage nur 3 Core AMD PII x3 750 den hatte ich.

 

[dalaidrama]

Kann man die durchgeschossenen Kupferkontakte nicht innen aushöhlen und an ne professionelle Pringles-Wakü anschleißen? 🤡

*ich hoffe ein bisschen Humor ist noch erlaubt und der gut gelikete aber verschwundene (?) Kommentar mit dem "Rundrumkühlen wie bei Brennstäben" - den ich hier eigentlich zitieren wollte - ist nicht im Aquarium gelandet!!!

Ansonsten: gute Idee für kompakte Dauer-Geräte...

...jetzt bitte noch bald in 5/3nm und die Smartwatch kann WindowsPro und Steam, Googles Marktmacht soll ja eingeschränkt werden

 

[Piktogramm]

@Beitrag
SMT bedingt, dass alle Register für jeden CPU Thread vorhanden sind und meist auch, dass diese Register die ganze Zeit mit an der Stromversorgung hängen. Was zwangsweise die Leistungsaufnahme erhöht, wenn man auf minimale Leistungsaufnahme optimiert ist das hinderlich, auch wenn tendenziell SMT hilft die Effizienz von CPUs zu optimieren.

SMT hilft ansonsten vor allem, wenn Rechenwerke aufgrund von Latenzen leer laufen. Bei einer gut designten CPU sollten intern kaum Latenzen auftreten. Maximal bei zufälligen Speicherzugriffen auf Arbeits- und Festspeicher. Der Arbeitsspeicher ist jedoch vergleichsweise mit wenig Latenzen beaufschlagt und zufällige Zugriffe auf den Festspeicher sind heute zum einen deutlich kleiner als früher und zum anderen dürfte das für das Einsatzspektrum wenig relevant sein.

 

[Qarrr³]

Kann Windows eigentlich mittlerweile Kerne eines CCX bevorzugen

Ja

 

[Picard87]

Naja, da muss man erst Tests abwarten. Aber nach dem vermurksten Samsung Book S gebe ich hier zumindest nicht viel auf eine sinnvolle Umsetzung.
Intel verstehe ich aber nicht, was die Bezeichnungen der Grafik angeht. G5 und vor allem G7 stehen für den zweit- und erstgrößten Ausbau der Grafik bei der 10000er Serie mit 25W TDP, aber liefern hier bei Lakefield nur einen Bruchteil der Grafikleistung. Dann muss man als Kunde doch wieder EUs und Takt vergleichen. Der ganze Sinn der Produktbezeichnung zur Unterscheidung von Leistung wird (mal wieder bei Intel) ad absurdum geführt.

 

[andi_sco]

...
Aber Idle Verbrauch wäre schon interessant.

2,5 mW

 

[beckenrandschwi]

7W TPD und darf bestimmt wieder 100W ziehen, um überhaupt etwas Leistung zu haben. Bin auf die ersten Tests gespannt

 

[andi_sco]

...
.
Hätte daher eigentlich erwartet, dass eine CPU mit SMT eher energieeffizienter ist als umgekehrt.

Dann hätten die Pentium J und N keinen Quadcore, sondern nur Dualcore mit SMT.
Gab vor langer Zeit mal einen Artikel, warum man bei der Atom Architektur wieder von SMT auf Normal umgestiegen ist. Den finde ich aber nicht mehr

7W TPD und darf bestimmt wieder 100W ziehen...

9,2 W

 

[Excel]

Und das dürfte noch Marketing-Sprech sein! Denn ganz ehrlich: angesichts dessen, was seit der Einführung von Zen und erst recht Zen2 bei Intel unter i3, i5 und i7 geboten wird, da dürfte selbst i5 für einen 5-Kerner mit 4 Atom-Cores noch zu hoch gegriffen sein. Ehrlicher wäre es wohl gewesen, eine neue Kategorie "i1" einzuführen, und diese neuen APUs auf i1 und i3 zu verteilen.

Dito! Das ist untere Leistungsklassse.
Übrigens möchte ich daran erinnern, dass es früher i7 im mobilen Bereich mit 3,5-7 Watt gab als Dual Core. Weil es damals ja die "Speerspitze" dieser Klasse war.

 

[Krautmaster]

Ich denke es geht vor allem um Leistungsdichte, weniger dem geringeren Verbrauch an sich.

Der Big Little Ansatz hat seine Vorteile, gerade da man die letzten Jahre Kerne immer weiter vergrößert für wenige % IPC. Das, genau das ist aber bei Multithread eher nachteilig. Wenn man statt 8 großen lieber 32 kleine Kerne drauf packen kann, bei denen jeder etwa 75% der Leistung des großen Kerns bringt, dann habe ich unterm Strich für Multithread zum einen mehr Kerne auf selber Fläche und auch mehr Leistungsdichte / Effizienz.

Großen Kerne brauche ich aber im Consumer Umfeld immer, da IPC und Single Thread Workloads immer da sein werden und in den meisten Cases die Reaktivität vorgeben.

Es hängt davon ab wie gut es gelingt die richtigen Threads auf den starken Kern zu legen, im Prinzip kann ich diesen eigentlich immer nutzen und erst dann auf die kleinen Multithread Kerne zurückgreifen. Zumindest bei Foreground Apps.

 

[SVΞN]

Ein sehr interessante Produkt, basierend auf spannender Technologie. Gefällt mir.

Mal sehen wohin sich dieser Ansatz von Intel entwickeln wird.

 

[Krautmaster]

Die Die Shots sind auch sehr interessant. Intel scheint ein 4er Atom Clusters anstelle eines Big Cores zu klemmen, ggf an den bestehenden Ring. Dadurch kann ich modular gut festlegen wie viele Kernen ich Big und wie viele ich Little verbaue.
Bei AmberLake sagt man meine ich 8+8 was ja dem 10er Ring entsprechen würde mit zB 2x4 Atom Clusters anstelle der Big Cores.

Ich Frage mich ob man das auch im Sever Umfeld pushen wird. Zusammen mit einem Mesh dass ggf statt einzelne Kerne immer 4 Atoms als CCX über das Mesh verbindet.
Da müsste Intel statt 38C wie bei Ice Lake SP dann schon eher was Richtung 8 Big + 30x4 Little Cores (128C gesamt) recht einfach auf einen Die packen können.

Oder stacked. Unten viele Atom Kerne, oben Big Cores. Die effizienten Little Kerne bleiben sicher auch wenn sie klein sind kühl.

 

[Qarrr³]

Ich Frage mich ob man das auch im Sever Umfeld pushen wird.

Software wird meistens pro core bezahlt, glaube also eher nicht daran. Vielleicht für Supercomputer irgendwann.

 

[Elwetritsch]

Macht das jetzt Intel offiziell zu "Hochstaplern" ?? 🤔🤔🤷‍♂️😎