News NetSpeed: Intel kauft Spezialisten für Inter-Chip-Kommunikation

[Hayda Ministral]

Danke @Taxxor!

 

[bensen]

Hier geht es primär nicht um den Preis, sondern schlicht um die Realisierbarkeit.
Einen Monolith in der von Intel geplanten Größe/Komplexität herzustellen, scheint gescheitert zu sein.

Natürlich geht es auch um den Preis. Der spielt immer eine Rolle. Und was ist bitte gescheitert? Intel baut große dies. Nur noch größer geht eben nicht, war aber auch nie geplant.
Es ist ja nun auch nicht so, dass Intel erst jetzt anfängt an multi die zu forschen.Auch wenn einige Schwätzer abfällig von zusammen geklebten Mist sprechen. Die halten schon einige Patente in dem Bereich.
AMDs Lösung ist sicher noch nicht ideal, da geht noch was.
Sich jetzt zu verstärken ist wichtig. Das kann in Zukunft ein sehr wichtiger Baustein für die gesamtperformance sein.

 

[ghecko]

"Einige Schwätzer" @bensen ?
Das Geschwätz stammt von Intel selbst, mit diesem Marketingargument haben die versucht Epic im Serverumfeld madig zu machen.
Das ist ja gerade das komische an dieser News.

 

[Ned Flanders]

Auch wenn einige Schwätzer abfällig von zusammen geklebten Mist sprechen.

Der Slide des orginal Schwätzers ;-)

Quelle: Intel Press Workshop - Juni 2017

 

[bensen]

@ghecko
Sie haben medienwirksam ausgeschlachtet, dass die Latenz schlechter ist als bei ihren Produkten. So what? Die Marketingabteilungen tun alles um ihr Produkte an den Mann zu bringen. Die würden auch ihre einbeinige Oma verkaufen. Die Marketingleute würde ich in der Tat generell als Schwätzer bezeichnen. Da tun sich die Hersteller aber untereinander nicht viel. Dass die von zusammen geklebt geredet haben ist mir dann wohl entfallen.
Aber ich gehe auch stark davon aus, dass Intel erst multi die Produkte bringt, wenn die Anbindung besser ist, als Infinity fabric heute.
Es ist nur nicht so als hätte Intel sich so geäußert, dass sie nicht auf Multi die setzen werden. Das erzählen immer gewisse Leute um gegen AMD stänkern zu können.

 

[ThePowerOfDream]

Die Intel Fanboys fangen jetzt schon an zu Träumen. Na wollen wir mal sehen ob die das von Intel auch hin bekommen bei den ganzen Baustellen die da im Moment sind .

 

[Sternengucker80]

Interessanter zu wissen wäre, von wem kommt die Infinity Fabric bei AMD, usw..
Nicht das Intel jetzt AMD schwächen kann und Patente entziehen usw..
Oder sie an der Weiterentwicklung Steine vor die Füße schmeißt.

 

[aldaric]

Der Infinity Fabric ist glaube ich eine Eigenentwicklung von AMD.

 

[-Ps-Y-cO-]

Glaube auch

 

[Ned Flanders]

Infinty Fabric ist laut WikiChip basierend auf Hypertransport und somit eine Erweiterung (superset of) selbigens. Hypertransport wurde durch das Hypertransport Konsortium Entwickelt (federführend AMD) und ist soweit ich mich erinnere sogar offengelegt (Open Industry Standard). Eigentlich hätte Intel dem Konsortium nur beitreten müssen um an die Technik zu kommen, kocht aber lieber ein proprietäres Süppchen.

Membership Seite

Sieht so aus als sei Intel der einzige der da nicht mit macht... Sogar Nvidia ist da mit dabei

 

[fdsonne]

Wie war das mit Epyc und NUMA + das Totschlagsargument gegen AMD.

Am Argument ändert sich doch nix nur weil sich der Hersteller ändert?
Ihr immer mit dieser klein karrierten Schubladendenke...
Nicht das MCM ist das Problem, sondern die Umsetzung bei AMD, bleibt zu hoffen das es Intel eben besser macht - AMD wird mit Zen2 ja das Problem bisschen entschärfen, skaliert man die IF Bandbreiten weiter hoch kann man es ggf. sogar eliminieren, ändert aber alles nichts an der Problematik von einem 8x NUMA Design in einem Markt der zu gewissen Teilen absolut nichts mit NUMA awareness anfangen kann.
Da kann man noch so viele Annahmen ohne eigenen praktischen Bezug treffen, auch Intel muss sich dem Problem stellen - möglicherweise ist deren Umsetzung aber grundlegend anders? Bleibt einfach abzuwarten - haten kann man immer noch

Zum einen ist bei einem Sockel die Packdichte des Systems größer (du kannst ja auch zwei Sockel mit MCMs bestücken, dann sind wieder doppelt soviele), zum anderen ist ein Interconnect zwischen Zwei Sockeln Performanceseitig nicht das gleiche wie innerhalb eines MCMs.

Zum ersten, dann bau halt 4P oder 8P - 2P AMD ist nunmal nicht gleich 2P Intel in diesem Umfeld. Auch hier trifft eher das Marketing in die steuernde Position und möchte eben gern die eigenen Vorteile anpreisen ggü. der Konkurrenz, die es für ihre Produkte nicht anders macht. Als Betreiber solcher Lösungen am Ende lächelt man lieber Müde über das Marketinggelaber und kauft entsprechend den eigenen Anforderungen. Wenn man es mal nüchtern sieht, Epyc ist in so manchem Einsatzgebiet in Sachen P/L meilenweit in Front - trifft man dieses Gebiet aber nicht tut es hingegen keinerlei Abbruch die Schwarz/Weis Denke entsprechend sein zu lassen und auch die Vorteile der non Multi NUMA Systeme zu akzeptieren. Ist ja nicht so als gäbe es einen Zwang...


PS: NVidia verbindet per NVLink sogar über zwei PCBs mit wackliger Steckbrücke mit mehr als doppelter Bandbreite zu aktueller IF Epyc Umsetzung MCM intern... Sockel zu Sockel gibts mit dem NVSwitch sogar Lösungen mit Faktor 15+ des IF Durchsatzes aktuell zwischen den Zen Dies des Epyc oder Threadripper. Ob Sockelconnect oder MCM ist dort eher kein wirklicher Beinbruch... Eher gibt es dort ein Stromproblem - schau dir mal IF Verbrauchsanalysen von Anandtech bspw. bei Epyc an.
Da um Faktor x mehr Speed zu geben ist sicher weniger technisch ein Problem als es den Verbrauchsrahmen sprengen würde...

ICH wünsche mir von Intel, dass man im nächsten Produkt A) in Sachen Security klar Flagge bekennt und das was gefixt wurde oder eben auch nicht auf den Tisch bringt ohne rumzuhupen und B) das man einen flexiblen MCM Ansatz verfolgt, ein Grundstein mit vNUMA hat man mit Skylake-SP schon gelegt, ein Design was flexibel Nodes zusammenführen oder trennen kann. Auf realem MCM Unterbau heist das man benötigt genug Backend Bumms, pro DIE eben breite Memoryanbindung. Im Endeffekt ähnliches wie AMDs Schalter von NUMA zu UMA im Threadripper nur eben mit 4-6 Speicherkanälen pro DIE und mehr Bandbreite pro Connect.

 

[Ned Flanders]

@fdsonne Du kennst dich da offensichtlich gut aus. Nicht mein Fachgebiet... aber die Tatsache das AMD bei Vega den HBM2 Speicher via IF anbindet deutet ja darauf hin das sich das ganze ziemlich gut skalieren lässt.

EDIT: Denn bei Vega gehen ~480gb/s durch den IF. NVLink zwischen zwei Karten etwa 150gb/s

Ich würde eher annehmen das AMD die IF je nach Anwendung entsprechend auslegt, = Energieverbrauch gegen notwendige Bandbreite auslegt. Und klar ist der verbrauch des IF bei Threadripper hoch. Aber Intels Mesh kommt auch nicht gerade umsonst daher. Der Wert ist nur hoch im Vergleich zum alten Ringbus.

AMD’s product here gives two interesting data points. Firstly, when the cores are weakly loaded, the IF accounts for a massive 43% of the total power of the processor. This is compared to 4% for the i7-8700K and 19% for the i9-7980XE. However, that 43% reduces down to around 25% of the full chip, but this is still on par with the bigger mesh based processor from Intel.

Man kann also auch annehmen, das da einiges an Sparpotential slummert und AMD an einem Energiemanagement arbeitet und in der nächsten Version eventuell erhebliche Verbesserungen bringen kann.

Und nochmal zu deinem NVLink vergleich. Das Ding ist breit, keine Frage. Die Bandbreite zwischen zwei Karten ist alles andere als klein. Allerdings ist der Ping um mehrere Größenordungen länger.

Device <-> Device NVLink Performance
Below is the output from NVIDIA’s GPU peer-to-peer (P2P) utility, which is included with CUDA 8.0. The results summarize the throughput (in gigabytes per second) and latency (in microseconds) when sending messages between pairs of Tesla P100 GPUs in our OperPOWER system.

Latency between GPUs is 8~16 microseconds.

Zum Vergleich, die Latenz eines Compute Dies im Threadripper 2990WX (Speicherzugriff nur über die IF) zum Speicher liegt im Bereich von 100-150ns (je nach verbautem Speicher). Das IF im MCM des Threadrippers ist also grob 80x schneller als der NVLink zwischen zwei Tesla P100 Karten. Und diese Rechnung enthält bereits die Latenz des Speichers selber. Real dürfte demnach die Latenz des reinen IF im MCM nochmal grob doppelt so schnell sein wie die des NVLink.

Die Rechnung basiert ausdrücklich rein auf den im Netz gefunden Daten zum NVLink und zum IF des Threadrippers. Wenn Du da andere Daten zur Hand hast, her damit.

 

[Sleight88]

Interessant dabei ist doch die Frage wie lange die Neuentwicklung des Multi-Chip-Designs dauert.
2, 3, 4 Jahre?
Könnte eine lange Durststrecke für Intel werden :-)
Und ich wünsche es ihnen so!

Ergänzung (11. September 2018)

Bin ich bei dir!
Dass Microsoft nicht mehr Berechnungen auf einer leistungsfähige GPU anstatt einer CPU durchführt ist doch nur der Klüngelei mit Intel geschuldet. Und der Tatsache dass Intel bisher schlicht nichts hat.

Schätze ende 2020. Kp wie Jim Keller (Der Entwickler von Zen aka ryzen) rechtlich bei intel chefentwickler sein kann. Er könnte doch in nem monat ryzen nachbauen und hat alles wissen von amd. Aber im ernst Jim Keller hat Athlon 64, den besten apple soc und ryzen gemacht. Der typ ist unserer Zeit vorraus. Die nächste intel architektur wird sehr gut. Kurz vor release intel aktien kaufen 😀. Leider fallen die nicht...

Ergänzung (12. September 2018)

Die Intel Fanboys fangen jetzt schon an zu Träumen. Na wollen wir mal sehen ob die das von Intel auch hin bekommen bei den ganzen Baustellen die da im Moment sind .

So schwer kann es mit dem Ryzen erfinder als chefentwickler nicht werden.

 

[Rage]

@Jan Ein bisschen Klugscheißerei am Rande: Es gibt aktuell zwei unterschiedliche Ryzen-Dies im Einsatz: Der achtkernige ohne Grafikeinheit und der vierkernige mit Grafikeinheit. Wenn ich mich nicht täusche sind die verfügbaren Dualcores Abkömmlinge des Dies mit Grafikeinheit, also wäre ‚4- bis 32-Kern-Prozessoren mit einem Die’ oder so ähnlich besser.

 

[foofoobar]

Der Slide des orginal Schwätzers ;-)

Anhang anzeigen 707895

Quelle: Intel Press Workshop - Juni 2017

Erinnert mich an die Zeit wo Intel gegen die intergrierten Speicherkontroller gewettert hat, um kurze Zeit selbst welche zu bauen.

 

[.Snoopy.]

Sieht fast so aus, als hatte Jim Keller Intel die Augen geöffnet und er hat denen sicherlich klar gemacht, dass die mit ihrer One-Chip-Design Strategie die nächsten Jahre die Firma weiter vor die Wand fahren werden.
Anders kann ich mir nicht erklären das Intel nun eine 180° Drehung hinlegt. Aber besser spät als nie.

 

[andi_sco]

...

Membership Seite

Sieht so aus als sei Intel der einzige der da nicht mit macht... Sogar Nvidia ist da mit dabei

Viele Köche verderben den Brei. Es kann auch mal nerven, wenn zehn Parteien mit elf Meinungen berücksichtigt werden müssen.

 

[Ned Flanders]

Viele Köche verderben den Brei.

Wobei der Brei ja jetzt nicht gerade verdorben riecht ;-)

 

[bensen]

Ertappt !
Leider wird das die @bensen s dieser Welt aber nicht davon abhalten, sich das Intel Trauerspiel weiter schön zu reden.
Getreu dem Motto "AMD ist so schlecht, die können noch nichtmal ihre Heatspreader mit Kaugummi verkleben".....

Was rede ich denn schön? Verstehst du überhaupt was ich geschrieben habe? Dann rumgeflame ist das einzig erbärmliche hier.

 

[LOLinger78]

Verstehst du überhaupt was ich geschrieben habe?

Ich denke schon. Du schreibst

Es ist ja nun auch nicht so, dass Intel erst jetzt anfängt an multi die zu forschen. Auch wenn einige Schwätzer abfällig von zusammen geklebten Mist sprechen.

Und ich mag zwar eine schlechte Erinnerung haben, aber es war doch Intel die durchgängig mit Ach und Krach als Fast-Follower agiert haben und aktuell agieren, wenn es um Multi-Core-Dies im Mainstream geht.
Und die "zusammengeklebter Mist"-Propaganda hat dieses Marktverhalten lückenlos begleitet.
Wenn du es "erbärmlich" findest, das ich das anprangere, dann von miraus gerne.