Tigerfox schrieb:
Wenn sich mal jemand erbarmt, einen entsprechenden Controller zu entwickeln (und nicht wie hier bei der M6e beim Marvell 88SS9183 nur 2xGen2, was ja nur 67% schneller als SATA 6Gb/S ist)
Du vergisst wieder mal den Protokolloverhead und damit hast Du dann eben keine 50% mehr, denn bei PCIe ist der höher als bei SATA. Aber bisher sehen alle Planungen für Consumer Produkte maximal 2 Lanes vor und die Produkte unterstützen auch alle maximal Rev. 2 Lanes, weil man eben an von Chipsätzen auch keine schnelleren Lanes hat und keine Unterstützung von Seiten der CPUs, die ja schnelleren Lane bieten.
Tigerfox schrieb:
hätten wir theoretisch 4GB/s, das schafft heute nur das OCZ Z-Drive R4 R Series RM1616 mit PCI 2.0 x16!
Nicht nur die, es gibt auch andere Enterprise SSDs die das schaffen, aber die sind preisliche weit außerhalb der Vorstellungen von Heimanwendern.
Tigerfox schrieb:
Natürlich ist PCIe 3.0 x4 außer für S2011-Systeme etc. utopisch, aber seit der Einführung von PCIe 2.0 auf Southbridge-Seite (bzw. PCH) bei S1155 und bei AMD sogar noch früher mit AM2+ bietet die Mehrzahl der Boards einen von der Grafikkonfiguration unabhängigen PCIe 2.0 x4-Slot. Das sind schonmal 2GB/s, also immernoch deutlich mehr als das hier.
Hier vergisst Du aber die Anbindung der Chipsätze, die auch nur die 2GB/s brutto hat, also für allen was da dran hängt, die SATA, USB, etc. Ports und die ganzen Lanes. Lies mal meine anderen Beiträge hier, dann verstehst Du, dass die Lanes für solche SSDs aus der CPU kommen müssen, egal bei welchem Sockel und daher das ganze erst wirklich Sinn macht, wenn die CPU Hersteller, also Intel und AMD, das mit entsprechenden Lanes unterstützen.
Tigerfox schrieb:
Nun könnten die bekannten Hersteller im besten Fall Controller entwickeln, die an PCIe 3.0 x4 angebunden werden können, diese dann aber erstmal nur soweit austatten, das die 2GB/s von PCIe 2.0 x4 ausgeschöpft werden, oder aber wenn es wirklich Entwicklungsaufwand spart direkt nur Controller für PCIe 2.0 x4 entwickeln.
Nochmal: Lies mal meine Beiträge hier, die gibt es schon, nur noch nicht frei am Markt verfügbar und mit 4 Lanes nicht für Heimanwender gedacht. Außerdem wird man deutlich mehr als 8 NAND Kanäle oder noch schnellere NANDs brauchen, wenn man spürbar über 1GB/s hinaus kommen will.
Tigerfox schrieb:
ob es komplizierter wird, wenn man wirklich eine Art RAID mit den Karten machen will und Trim etc. haben will.
Wenn man auch noch TRIM haben will, wird es richtig kompliziert, aber TRIM spielt bei Enterprise SSDs keine Rolle und die Bandbreite von PCIe 2x2 bekommt man eben auch mit einem relativ normalen 8 Kanal Design und aktuellen NANDs schon locker ausgelastet.
Tigerfox schrieb:
Man nehme einen Switch einer höheren PCIe-Generation, binde die einzelnen Controller mit wenigen Lanes einer höheren Generation an und gebe das ganze über ein doppelt so breites Interface aus.
Das bringt Dir aber nichts, da eben die 8 PCIe Lanes der aktuellen Intel Chipsätze selbst nur über DMI2 angebunden sind, was praktisch PCIe 2x4 und damit brutto 2GB/s, netto etwa 1.6 bis 1.7GB/s entspricht. Da ist ein dicker Flaschenhals und selbst wenn Du nur 4 Rev. 2 Lanes zu zwei Rev. 3 Lanes zusammenfassen würdest, würde jeder Zugriffe auf USB oder SATA vom Port oder von eine Zusatzcontroller an den anderen Lanes Dich ausbremsen.
Tigerfox schrieb:
Also z.B. Eine Adapterkarte mit 1-2 M.2-Steckplätzen mit PCIe 3.0 x2 zu einem Ausgang von x4, der dann selbst in PCIe 2.0-Boards genug Bandbreit bietet.
Eben nicht, Du hast Du Rechnung ohne den Wirt gemacht. Wollte man sinnvoll (M.2) PCIe SSD über den Chipsatz anbinden, dann müsste man zuerst die Bandbreite Bandbreite von dessen Anbindung mächtig anheben, also nicht nur verdoppeln sondern am Besten vervierfachen. Das wären dann 8 Rev. 3 Lanes, selbst bei Mainstream Systemen nur 50% dessen, was sie für die CPU bieten und beim S.2011 noch viel weniger, aber eben ungleich mehr als heute.
Heute bietet der S.2011 schon 40 Rev. 3 Lanes für I/O, aber nur 4 Rev. 2 Lanes für den Chipsatz, das sind 4,77% der I/O Bandbreite für den Chipsatz, beim S.1150 sind es immerhin 11,1%.
Tigerfox schrieb:
eine gut angebundene effizient einsetzen.
Ja, nur wie schon ausgeführt, wird da allenfalls beim S.2011 ohne Unterstützung des CPU Herstellers gehen, bei den anderen hat man einfach nicht die Bandbreite und wenn, dann muss man diese eben von der Lanes für die Graka abzweigen, aber nicht einmal alle Chipsätze erlauben die Aufteilung der 16 dafür gedachten Lanes.