latiose88 schrieb:
Also 8 Kerne mit ht meinte ich. Es zeigt sich daß der 12900k sich vom ryzen 7 5800x Dank mehr Cache absetzen kann.
Dir fehlt an der Stelle ein entscheidendes Detail - ich wiederhole an der Stelle etwas: Der 12900K setzt sich vom Ryzen 7 5800X nicht durch mehr Cache ab - nicht ausschließlich - sondern weil GoldenCove ein breiteres Front- und Backend haben und damit auch das mehr an L2-Cache auch effektiv nutzen kann.
Ich verweise erneut auf SunnyCove und WillowCove: Der L2-Cache zog bei WillowCove um 768 KiB an (150 %) und wurde auf 1280 KiB von 512 KiB erweitert. Dennoch konnte WillowCove sich gemittelt nicht von SunnyCove absetzen und aggiert quasi über alle Szenarien gleich.
SunnyCove hat sich gege über SkyLake durchaus mit ca. 10 - 20 % IPC absetzten können, da hat Intel aber viel mehr getan als einfach nur L2 und L3-Cache zu erhöhen. Unter anderem wurde das OOO-Fenster vergrößert, die Sprungvorhersage kann auf mehr Daten zurückgreifen, µOPS-Cache vergrößert, Dispatch-Block vergrößert usw und es wurden auch der L2 und L3-Cache vergrößert.
Bei GoldenCove werden nun 6 statt 4 Befehle pro Takt decodiert weiter geleitet, man hat erneut an den "Caches" für die Branchprediction gearbeitet, man hat den Reoder-Buffer erweitert, eine 5 INT-ALU usw. und hat nun erneut bis zu 20 % erreicht.
Und genau das ist der entscheidende Punkt: Hier wird immer erst mal auf die Caches geschaut und viele denken hier, dass die dann das Wunder auslösen, das stimmt so aber einfach nicht.
latiose88 schrieb:
Es ist ein vorserien Modell und zeigt ein zwischen Schritt an. Also das meiste ist damit schon erledigt.
Ja, es ist ein Vorserienmodell, das ändert aber an der Stelle nichts daran, dass wir nicht genau wissen bei welchem Takt er lief und ob der Mikrocode in der CPU schon final ist oder noch angepasst werden müssen oder ob sich in dem ES vielleicht sogar ein Bug befindet, der noch behoben werden muss und ja, solche ES dienen auch dazu solche Bugs zu finden.
Da der Takt unbekannt ist, sondern nur das hier von 1,3 GHz bis 3,4 GHz getaktet werden kann, ist das Ergebniss hier nicht wirklich aussagekräftig. Genauso kann ein Fehler im Mikrocode auch eventuell das Ergebnis verhagelt haben. Genau deswegen gibt es die ES, dass man das findet und alles aufeinander abstimmt.
Wie oft sind schon Vorabbenchmarks von ES - auch bei AMD - an die Öffentlichkeit gelangt, die ein schlechtes Bild zeichneten und dann kam es doch anders, ich erinnere da mal an Zen, bei denen die ersten Resultate auch nicht "so" berauschend war und es hat dann halt doch für Haswell gereicht.
guggi4 schrieb:
Allgemein ist alles Richtung Rendering nicht wirklich geeignet, um Auswirkungen von Cache und Speicher zu testen.
Rendering ist so eine schöne Sache, da kaum Kernkommunikation notwendig ist, müssen Daten eigentlich nur intelligent durch den Prefetcher geladen und in den L2 und L1 geschoben werden und wenn sie raus gehen, sind sie auch soweit fertig, dass - selbst wenn sie im L2 liegen - eigentlich nicht mehr wirklich darauf zugegriffen wird.
Am Besten sind hier wirklich Anwendungen, die mit Zwischenberechnungen arbeiten und diese auch Zwischenlagern müssen um andere Teilergebnisse zu errechnen und darauf aufbauend dann weiter rechnen. Also ein konstantes hin und her zwischen Lese- und Schreiblast.
