Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsWafer-Level SSD: Kioxia erwägt Wafer als direkten Massenspeicher
Auf dem in diesem Jahr online ausgetragenen VLSI Symposium 2020 hat Shigeo „Jeff“ Oshima, der Chef-Ingenieur vom NAND-Flash-Hersteller Kioxia, über die Zukunft von Flash-Speicher gesprochen. Neben bereits bekannten technischen Ansätzen kam eine kurios anmutende Idee zur Sprache: die sogenannte Wafer-Level SSD.
Momentan hat Intel ja unter anderem auch deswegen so große Schwierigkeiten weil man selbst die paar cm^2 Chipfläche nicht fehlerfrei produziert bekommt wohingegen AMD mit deutlich kleineren Flächen arbeitet und hinterher "zusammenklebt", um das Problem zu umgehen. Da soll man eine 30 cm Kreisscheibe nutzbar bekommen?
Andererseits, ich erinnere mich an die "Toplader-Waschmaschine-Massenspeicherlaufwerk" wo man Stapel von den riesigen magnetisierbaren Kreisscheiben in das Laufwerk reinhob. Kommt das wieder?
Oder ein überdimensionaler CD Caddy. Nur diesmal so eine Scheibe statt CD.
@Wattwanderer : Ganz einfach. Statt wie bisher "Reservezellen" zu haben, werden es halt jetzt ganze Reserve-Sub-Dies. Fehlerkorrektur muss halt auch skaliert werden. ;D
Ein durchaus interessanter Ansatz.
Mir zumindest deutlich lieber als "5 Bit pro Speicherzelle". Schon QLC hat performance Probleme bei größeren Datenmengen.
Die 08/15 Consumer-SSD wird das sicher nicht billiger machen. Diese zugegeben sehr interessante (und auch radikale) Idee für Rechenzentren einzusetzen bringt aber dort sicher ein ziemliches Gefälle im Preis für den Speicher.
Ist ja fast unvorstellbar, wie viel Speicher dann auf so einem Wafer sind. Die Idee an für sich ist ja nicht so schlecht. Ich würde dann aber kleinere Wafer dafür nutzen.
Der Trend bei Mobiltelefonen ist zwar immer noch "immer größere Displayfläche" und immer flacheres Gehäuse... dass das mittlerweile aber schon so weit fortgeschritten ist, dass komplette Wafer reinpassen, ist mir neu. ;-)
Ohne Ideen gibt es kein Fortschritt.
Ob diese Idee sich umsetzen lässt bleibt abzuwarten. Aber der Ansatz gefällt mir.
Muss ja auch nicht ein großer Wafer sein.
Statt mehrere kleine quadratische Chips aus einem rundem Wafer zu schneiden mit Verschnitt, kann man den sonstigen Verschnitt mit nutzen. Why not.
Es hat ja niemand gesagt, dass ein Silizium-Wafer immer und unter allen Umständen einen Durchmesser von 30cm haben muss.
Aber warum soll man sich schon vorher Gedanken über einen neuen Formfaktor machen, wenn man das Prinzip auch erstmal am aktuellen Standardmaß erproben kann?
