Ich hab jetzt Erfahrung damit
Das
1.2.0.A BIOS erlaubt jetzt das Einstellen von PPT / TDC / EDC, Scalar und Temp Limit in Verbindung mit CO per Core.
1.2.0.A find ich also wirklich super! Die Limitierung auf 130A EDC ist damit Geschichte, rennt jetzt mit 140A und CO!
Was immer noch vorhanden ist, der der S3UV-Bug.
AMD WIE PEINLICH IST DAS EIGENTLICH DASS SEIT JAHREN PER SLEEPMODE DIE VCORE UM 0,05V ABGFESENKT WIRD, OHNE DASS DAS KORRIGIERT WIRD? Wo kann man diesen R. H. kontaktieren, das pack ich grad wirklich nicht. Wobei ich auch bei einer Firma arbeite, die so manch offensichtliche Unzulänglichkeit nicht in atemberaubendem Tempo ausmerzt...
Dennoch, ehrlich - mit so einem offensichtlichen und in einschlägigen Kreisen bekannten Bug braucht sich AMD nicht wundern über den Ruf, nicht so stabil zu sein wie Intel.
Nach dem Sleep Mode die CPU-Spannung ändern, und das über Jahre - ECHT JETZT?! Da schließe ich immer draus, dass die Programmierer ihre eigenen Produkte nicht wirklich nutzen, anders gibts das ja nicht.
Sry das musste mal raus. Bin ja AMD Fanboy seit der ersten Stunde, und (Klein-)Aktionär (leider erst seit 2020
) , aber so was........
Das ist in SW definiert so weit ich das verstehe.
Genau das. Latenz niedriger, Durchsatz quasi gleich, ich fahre also CL19/tPHYRDL26 @ 1,30V statt 18/28 @ 1,32V.