pipip
Fleet Admiral
- Registriert
- Jan. 2011
- Beiträge
- 11.456
Die Frage ist, ob wir hier vllt auch ein "erweitetes" SMT sehen. Da die Pfeile vom großen Core alle auf den kleinen zeigen, deutet das hin, dass der große nicht offline geht. Weiteres scheint nur der große Chips den L1 Cache steuern zu können. Man könnte hier vllt auch an ein "HSA" Ansatz denken.Wadenbeisser schrieb:Ich kann mir vorstellen das einige Probleme der Bulldozer Architektur nicht auftauchen werden weil es nicht um einen Mix betrieb geht sondern geswitcht werden soll, wodurch sich Latenzen usw. nicht aufschaukeln sollten.
Summerbreeze
Da bei Intel und ARM die Small und Big Cores in eigenen Cluster getrennt sind.
Bei dem Ansatz erinnert das aber stark an Bulldozer. Wobei bei Bulldozer der Großteil geteilt wurde (auch FPU), könnten es hier eben ein Big und Small Core sein, die aber in Dual Betrieb laufen und der große Core den kleinen die Aufgaben zuspielt, wenn sie "klein" genug sind. Man könnte da also von Effizienzsteigerung sprechen.
Colindo
Klar spekuliere ich da gerade.
Zuletzt bearbeitet: