Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
Tja Intel machst vor und AMD macht es nach, dann lohnt sich eh nicht jetzt sich ein Prozessor zu holen sondern erst am Anfang bis Mitte nächsten Jahres. Das war ja klar wenn Intel mit integrierten GPU im CPU arbeitet dann macht es AMD nach. Schade eigentlich wäre ein GPU Sockel eher angesagt als sowas aber egal. Ich denke wir können in Zukunft auf die Virtual Box setzen somit kann man sich ein kleines Linux System auf sein Rechner drauf machen und damit Win XXX laufen zu lassen. Die Zukunft steht im Zeichen der Virtual Box, im Server Bereich gibt es sie schon. Desktop wird es bald folgen.
Wie du in deinem ersten Post selbst schreibst, nutzt AMD die 11 Lagen um die GPU für die komplexeren Schaltungen mit anzubinden.
Die ganz einfache Schlussfolgerung daraus ergibt sich doch sofort; mit 9 Lagen wäre ein deutlich größerer Die erforderlich, um die neuen Transistoren zu verbinden.
Die Schlussfolgerung ist, dass AMD 11 Lagen nutzt, weil das bei ihrem Design sinnvoll erscheint und nicht weil man im Vergleich zu Intel mehr Schichten macht um einen kleineren Die zu erhalten.
Volker schrieb:
Demnach greift man bei „Llano“ auf elf Lagen Kupfer zurück, zur Verfeinerung kommt dann Germanium zum Einsatz. Germanium wird auch vom großen Konkurrenten Intel bereits seit Jahren eingesetzt. Intel setzt bei den aktuellen „Westmere“ aber nur auf neun Lagen Kupfer. AMD ist in der Kategorie also mutiger, denn eine höhere Anzahl an Kupferlagen wirkt sich direkt auf die Die-Fläche des Prozessors aus, die dadurch geringer wird.
AMD ist nicht "mutiger", es erschien den Ingenieuren von AMD bei derem Fertigungsprozess und Design einfach sinnvoller zu sein. Die höhere Anzahl der Kupferlagen wirken sich auch nicht direkt auf die Die-Fläche aus, sondern nur in gewissen maßen, abhängig von anderen Gegebenheiten, siehe Rattenschwanz.
Volker schrieb:
Gleichzeitig steigt aber die Anfälligkeit für Fehler. Dies heißt also, dass AMD sehr überzeugt von den Fähigkeiten von Globalfoundries und der 32-nm-SOI-Produktion ist, am Ende hohe Yield-Raten zu guten Preisen zu erreichen.
Die Anzahl der Fehler steigt nicht zwangsläufig insgesamt gesehen. Jede zusätzliche Lage bedeutet auf der einen Seite mehr Lagefehler, die Komplexität ohne diese zusätzlichen Lagen bedeutet aber auf der anderen Seite auch mehr Fehler. Der "sweet spot" liegt irgendwo dazwischen. Die Pauschaliesierung von Volker ist damit hinfällig.
@MC BigMac: AMD macht vor, Intel machts nach. Die Idee, die GPU in die CPU einzubauen wurde zuerst von AMD geplant (Bulldozer, Fusion). Intel hat einfach mehr Kapital, um die Idee dann schneller umzusetzen. Die letzte Innovation von Intel war "SMT" (alias "Hyperthreading") und der "TurboModus". Also bitte nicht voreilig Schlüsse ziehen, AMD würde alles nachmachen.
B2T: Ich nehme an, dass sich deswegen auch die HD 6x Serie verzögern wird. HybridCrossfire/PowerXpress für den Desktop wäre dann erstmals effektiv und einfach realisierbar. Gab es nicht letztens einen Artikel, AMD habe HybridCrossfire noch nicht für tot erklärt? Das könnte jetzt die logische Fortsetzung sein.
greetz
Du hast recht, tut mir leid, mein Fehler, es sollte eigentlich lauten:
Das einzige was dir darauf eingefallen ist, ist [...] zu Zitieren, obwohl du es doch warst, der Aufgrund 11 statt 9 Lagen gleich einen höheren Preis zu veranschlagen, weil durch die 2 Lagen weniger Wafer pro Stunde produziert werden können.
Denn
Im einfachen Backend mehr Komplexität (hier entstehen deutlich weniger Kosten), um eine höhere Die-Dichte zu erreichen.
wäre ja entgegen deinen vorherigen Aussagen.
silent-efficiency schrieb:
Das ist die Antwort von Abolis auf die Frage, ob Intel mit mehr Lagen einen kleineren CPU-Die hätte realisieren können.
Nein, das ist nicht nur die Antwort auf die Frage ob Intel mit mehr Lagen einen kleineren CPU-Die hätte realisieren könnten, sondern, auf das komplette Zitat, damit auch auf:
Das kommt doch darauf an, um wie viel die CPUs kleiner werden, wenn überhaupt, durch die zusätzlichen Kupferschichten.
Und die Antwort ist halt kurz und knapp: Ja.
Du hast doch die Antwort darauf im Grunde schon bei deinem aller ersten Post gegeben; AMD nutzt die 2 zusätzlichen Lagen um die zusätzliche GPU anzubinden, (und damit ein größere Die Fläche zu vermeiden).
Ich hab dazu die Tage hier von irgendwem gelesen, das der "TurboModos" eher eine Erfindung eines anderen Unternehmens wäre, Transmeta oder sowas. Keine Ahnung ob das Stimmt, zumindest hat dem niemand widersprochen.
Die höhere Anzahl der Kupferlagen wirken sich auch nicht direkt auf die Die-Fläche aus, sondern nur in gewissen maßen, abhängig von anderen Gegebenheiten, siehe Rattenschwanz.
Die Anzahl der Fehler steigt nicht zwangsläufig insgesamt gesehen. Jede zusätzliche Lage bedeutet auf der einen Seite mehr Lagefehler, die Komplexität ohne diese zusätzlichen Lagen bedeutet aber auf der anderen Seite auch mehr Fehler. Der "sweet spot" liegt irgendwo dazwischen. Die Pauschaliesierung von Volker ist damit hinfällig.
Alles was auf den 2 zusätzlichen Lagen vorhanden ist, wird nciht auf eine der anderen 9 Lagen aufgebracht - somit ist die grösse der 9 Lagen in direkter Auswirkung kleiner als wenn die zusätzlichen 2 Lagen nicht vorhanden wären ->direkte Auswirkung, da sonst der Die mit 9 Lagen grösser sein müsste um die zusätzlichen Schaltungen aufzunehmen. Könnte er das ohne grösser zu sein würden die 2 zusätzlichen Lagen keinen Sinn machen.
Die Anzahl der Fehler ist etwas anderes als die Anfälligkeit für Fehler - bei höherer Anfälligkeit muss es nicht auch zwangsläufig mehr Fehler geben -> das wird der Produktionsprozess zeigen. Du interpretierst das geschriebene.
Nein, das ist nicht nur die Antwort auf die Frage ob Intel mit mehr Lagen einen kleineren CPU-Die hätte realisieren könnten, sondern, auf das komplette Zitat, damit auch auf:
Das kommt doch darauf an, um wie viel die CPUs kleiner werden, wenn überhaupt, durch die zusätzlichen Kupferschichten.
@MC BigMac: AMD macht vor, Intel machts nach. Die Idee, die GPU in die CPU einzubauen wurde zuerst von AMD geplant (Bulldozer, Fusion). Intel hat einfach mehr Kapital, um die Idee dann schneller umzusetzen. Die letzte Innovation von Intel war "SMT" (alias "Hyperthreading") und der "TurboModus". Also bitte nicht voreilig Schlüsse ziehen, AMD würde alles nachmachen.
Der TurboModus wurde in der Pentium DualCore soweit ich mich erinnern kann umgekehrt eingesetzt. Ich meine gelesen zu haben, dass die ersten Pentium DualCores die hohen Taktraten nicht ausgehalten haben und sich regelmässig runtertakten mussten.
Was hat man daraus gelernt? Verkauf die CPU mit geringerem Takt und lass sie lieber kurzzeitig über Normaltakt fahren, schon hat man ein neues "Verkaufsargument" ;-)
Spass bei Seite, den TurboModus finde ich persönlich auch sinnvoll, sofern sich einzelne Kerne wirklich komplett abschalten können. Das mit dem Übertakten finde ich dabei nicht einmal so notwendig (Stichwort: Energiesparen)
greetz
Hallo?
Du hast etwas in Frage gestellt, und darauf noch eine Frage formuliert. Wenn wir jetzt hier über Satzzeichen und Satzbau diskutieren, können wir bitte gleich aufhören. Fällt dir nix besseres mehr ein?
Wie auch immer
Im einfachen Backend mehr Komplexität (hier entstehen deutlich weniger Kosten), um eine höhere Die-Dichte zu erreichen.
kannst du entweder auf deine Intel Frage beziehen, oder auf dein Infragestellen, was dies für ein Nutzen bei AMD hätte, denn auf beides wäre dies eine adäquate Antwort.
Ergänzung ()
silent-efficiency schrieb:
Die Schlussfolgerung ist, dass AMD 11 Lagen nutzt, weil das bei ihrem Design sinnvoll erscheint und nicht weil man im Vergleich zu Intel mehr Schichten macht um einen kleineren Die zu erhalten.
Und warum scheint das Sinvoller? WAS ist Sinnvoller? Erkläre mir doch mal, welchen Grund es sonst haben könnte, 2 weitere Lagen einzusetzen?
silent-efficiency schrieb:
AMD ist nicht "mutiger", es erschien den Ingenieuren von AMD bei derem Fertigungsprozess und Design einfach sinnvoller zu sein. Die höhere Anzahl der Kupferlagen wirken sich auch nicht direkt auf die Die-Fläche aus, sondern nur in gewissen maßen, abhängig von anderen Gegebenheiten, siehe Rattenschwanz.
"nicht direkt", "nur in gewissen maßen" - das ist Wortklauberei, da du ja nicht mal beziffern kannst, in wie weit dies eine "geringe" Relevanz hat.
Das eigentlich Problem war doch nur, das ein Vergleich mit Intel gezogen, und zusätzlich AMD noch als "mutig" bezeichnet wurde. Das war in dem Fall aber nicht als 'heroisch' gemeint, sondern 'Risikofreudig'.
Wie Volker schreibt, erhöht sich mit mehr Lagen auch die Fehleranfälligkeit. Mehr Lagen statt Die Größe ist Abwägen von Kosten, Nutzen und Risiko.
silent-efficiency schrieb:
Die Anzahl der Fehler steigt nicht zwangsläufig insgesamt gesehen. Jede zusätzliche Lage bedeutet auf der einen Seite mehr Lagefehler, die Komplexität ohne diese zusätzlichen Lagen bedeutet aber auf der anderen Seite auch mehr Fehler. Der "sweet spot" liegt irgendwo dazwischen. Die Pauschaliesierung von Volker ist damit hinfällig.
Die "Pauschalisierung" in diesem Maße erfindest du aber doch ständig selbst, da du immer ein "zwangsläufig" dazu dichtest. Wortklauberei, viel Lärm um nichts, nix weiter.
Alles was auf den 2 zusätzlichen Lagen vorhanden ist, wird nciht auf eine der anderen 9 Lagen aufgebracht - somit ist die grösse der 9 Lagen in direkter Auswirkung kleiner als wenn die zusätzlichen 2 Lagen nicht vorhanden wären ->direkte Auswirkung, da sonst der Die mit 9 Lagen grösser sein müsste um die zusätzlichen Schaltungen aufzunehmen. Könnte er das ohne grösser zu sein würden die 2 zusätzlichen Lagen keinen Sinn machen.
Die Lagen wären mit zusätzlichen Leitungen nicht zwangsweise größer. Man könnte weniger Abstände zwischen den Leitungen frei lassen, was zu höheren parasitären Kapazitäten und anderen Schmuh führt. Weder ich noch du wissen, wie groß hier AMD und Intel die Abstände lässt. Ohne dieses Wissen kann ich genau so auch behaupten, AMD macht hier mehr Lagen um die Qualität des Produktes zu erhöhen und nicht um die Die-Fläche klein zu halten. Wie auch immer es ist kein direkter Zusammenhang, es hängt von vielen Faktoren ab auch von der Materialeinwahl. Und wie die Zuleitungen überhaupt liegen, ob es da viele Überschneidungen gibt, oder wenige. Viele Überschneidungen würden mehr Lagen fordern. Damit hat das Design eine Auswirkung auf die Anzahl der Lagen. Mit anderem Design hätte man weniger Lagen verbauen können, bei gleicher Packungsdichte. wie man es auch dreht die Anzahl der Lagen kann Auswirkungen auf die Die-Fläche haben, muss aber nicht, wenn man an anderen Stellen schraubt. An welcher Stellschraube man schraubt, ist dann eine Optimierungsaufgabe.
@Chrisch:
Ich möchte auch keine Intel vs. AMD Diskussion hier anfangen (gab es ja schon genug :-D), aber wie alt die Idee (!) mit der iGPU ist, kann hier nachgelesen werden: https://www.computerbase.de/2006-10/amd-fusion-cpu-mit-integriertem-grafikchip/
Damals hatte Intel vor, den Speichercontroller mit Nehalem endlich in die CPU zu integrieren und Larrabee kam erstmals zur Diskussion. Ist ja mehr als Zufall, dass erst seit knapp einem Jahr bekannt wurde, dass der Clarkdale eine integrierte GPU mit an Board haben wird. Klar sind Idee und Umsetzung zweierlei Mass, aber wer von wem abgekupfert hat scheint mir zumindest klar.
@MC BigMac: War nicht böse gemeint, sehe es einfach nicht gerne, wenn Intel als Innovationsquelle dargestellt wird ;-)
@silent
Nur weil andere Faktoren ebenso eine Rolle spielen heisst das nicht das 2 zusätzliche Lagen keine direkte Auswirkung haben. Wenn alles das selbe bleibt und alle Faktoren auf gleich gesetzt werden, dann werden 2 zusätzliche Lagen immer entweder einen kleineren Die zur Folge haben oder sie würden gar keinen Sinn machen.
Wenn du sagst dass man "nur die Qualität" damit steigern könne, so würde bei der selben angenommenen Qualität ein grösserer Die nötig wenn dies mit 2 Lagen weniger realisiert werden soll - wie du es drehst und wendest: Volkers Aussage macht weit mehr Sinn als dein gewettere gegen diese ach so schlimme "Falschaussage"
Die Lagen wären mit zusätzlichen Leitungen nicht zwangsweise größer. Man könnte weniger Abstände zwischen den Leitungen frei lassen, was zu höheren parasitären Kapazitäten und anderen Schmuh führt. Weder ich noch du wissen, wie groß hier AMD und Intel die Abstände lässt.
Ist denn nicht der Sinn der Strukturverkleinerung, auf 45nm, auf 32nm, auf 28nm eben genau der, mehr Transistoren und Leitungen auf gleicher Fläche unterbringen zu können?
Macht es denn Sinn zu glauben, es würden nicht die minimal möglichen Abstände eingehalten, ohne andere Nachteile dadurch zu erhalten, um die Die Size, und damit die Kosten pro Chip so minimal wie möglich zu halten?
Ich meine, das ist doch die ganze Logik dahinter?
Und wieder dieses "zwangsweise" ...
silent-efficiency schrieb:
Ohne dieses Wissen kann ich genau so auch behaupten, AMD macht hier mehr Lagen um die Qualität des Produktes zu erhöhen und nicht um die Die-Fläche klein zu halten.
Die Qualität bezüglich was? Damit der Die Shot schöner ausschaut?
Ich frage (ich glaube wiederholt?), welchen Sinn hätte es sonst weitere Lagen zu nutzen, wenn nicht darauf die weiteren, benötigten Datenleitungen zu legen, wenn dies mit einer anderen Anordnung oder weniger Abständen ebenso möglich gewesen wäre?!
@Complication
Klar, Volker hat Recht, in dem er Bannen mit Birnen vergleicht. So ein Quatsch muss ich nicht weiter kommentieren. Ich gehe mal duschen.
@milamber!
Bei AMD und Intel können diese Abstände unterschiedlich ausfallen. Daher nicht vergleichbar.
Und Qualität bezüglich der Parasitären Kapazitäten und anderem Zeuch.... ließ die Beiträge komplett bevor du antwortest...
Ich hab sie gelesen, und ich antworte sogar drauf (im Gegensatz zu dir)
Wie geschrieben, der einzige Fehler von Volker war wohl, Intel zu erwähnen, das diese 8 Layer nutzen. Das hat da wohl jemand nicht gern gesehen? Natürlich lässt sich das nur schwer vergleichen, aber die 5D Shader von ATI werden ja auch mit den 1D Shadern von Nvidia verglichen.
An der Aussage einer geringeren Die Fläche ändert das nichts.
Bezüglich der anderen Faktoren hat Complication schon geantwortet.
Was soll eigentlich die Sockeldiskussion da? Ist doch völlig klar, dass der Llano nen neuen Sockel braucht. Hat aber ja nichts mit dem BD zu tun. Und was sollen die ständigen Verweise auf Intel? Was ist das ne News oder ein Aufsatz über die Vor- und Nachteile des Technologiekatalogs der beiden x86 Hersteller? Bis aufs Power Gating geht der Autor praktisch nicht auf den Inhalt der Präsentation ein. Achja Germanium wird auch von AMD bereits seit Jahren eingesetzt (ab 90 nm Prozess). Man da könnte ich mich aufregen ....
Das habe ich doch schon erklärt. Bei AMD liegt der "sweet spot" mit 2 zusätzlichen Lagen im Vergleich zu Intel. (Zumindest wenn AMD genau so wie Intel optimiert und nicht einfach immer alle Zuleitungen auf 11 Lagen verteilt, weil sie nicht mehr Ingenieure dafür verwenden wollen. Wie viele Lagen benutzt AMD aktuell? 11?^^)
milamber! schrieb:
Die "Pauschalisierung" in diesem Maße erfindest du aber doch ständig selbst, da du immer ein "zwangsläufig" dazu dichtest. Wortklauberei, viel Lärm um nichts, nix weiter.
Ich setze das "zwangsweise" in meine Sätze, weil sie genau diese pauschalisierung vermeiden. Wenn ich sagen würde, dass mehr Lagen nicht zu mehr Fehlern führen, wäre das genau so falsch, wie wenn ich sagen würde, dass sie zu mehr fehlern führen. Es hängt nämlich von anderen Faktoren ab.
Wenn man nur sagt "A ist Esel" dann ist das eine pauschalisierung und falsch, wenn "A in Wirklichkeit ein Esel oder ein Huhn" sein können. Deswegen Argumentiere ich auch, dass "A nicht zwangsweise ein Esel" ist, sondern eben auch ein Huhn sein kann. Weiß gar nicht, was dir am Wort "zwangsweise" nicht gefällt.
AMD benutzt aktuell 9 Lagen und pappt 2 weitere Lagen drauf, damit die Datenleitungen der IGP nicht unsinnigerweise den Die dahingegend vergrößern.
Das Risiko der etwas geringeren Yields wird von Globalfoundries oder AMD eben geringer eingeschätzt, als das Risiko den Die größer zu machen, was mehr fixe Kosten veruracht.
Der Produktionsprozess kann auch gut laufen, wenn er etwas komplexer ist.
Warum sollte AMD sonst weiter 2 Lagen dranpappen?
Die Qualität soll nicht gesteigert werden. Es geht um die Margen und die sind eben mit 2 weiteren Lagen anscheinend geringer. Wenn man die Zuleitungen auf 9 Lagen quetschen könnte würde AMD dies sicherlich machen. Man will ja wirtschaftlich bleiben.
@ Silent Warum soll sich das^nicht direkt auf die Die Fläche auswirken? Selbst wenn sich andere Faktoren verändern, wirkt sich dies auf die Die Fläche aus, weil andere Faktoren genauso gleich bleiben hätten können? Wenn andere Faktoren sich dahingegend verändern, wirkt man eben mit den 2 lagen mehr dagegen und verkleinert somit wieder den Die.
Bin ja mal gespannt wie leistungsfähig die IGP wird. Um Intel paroli zu bieten muss AMD wie immer ne Schippe drauflegen. Sollten sie auch mit etwas mehr Erfahrung im Graka-Bereich schaffen.
silent-efficiency schrieb:
Das habe ich doch schon erklärt. Bei AMD liegt der "sweet spot" mit 2 zusätzlichen Lagen im Vergleich zu Intel.
Das habe ich doch schon erklärt. Bei AMD liegt der "sweet spot" mit 2 zusätzlichen Lagen im Vergleich zu Intel. (Zumindest wenn AMD genau so wie Intel optimiert und nicht einfach immer alle Zuleitungen auf 11 Lagen verteilt, weil sie nicht mehr Ingenieure dafür verwenden wollen. Wie viele Lagen benutzt AMD aktuell? 11?^^)
Das ist keine Antwort, und wie du selbst gesagt hast, ist der Vergleich mit Intel nicht möglich. Und mal wieder sieht man, das es sich bei dir eigentlich nur um Intel dreht, ohne Seitenhieb gehts nicht oder? Hat AMD oder Intel mit der neuen (bald kommenden) CPU eine GPU in den Prozessordie integriert, hm? ^^
Also warum liegt der "Sweet Spot" (wie Abolis ihn so schön nennt) bei zwei Leitungen mehr?
Auch hier gibts einen Sweetspot der optimalen Lagenanzahl vs. Kosten und Yield.
Was hätten weniger Lagen zur Folge? Da eine Änderung des Designs (ohne weitere Nachteile) wohl nicht dahingehend Optimiert werden konnten, um eine gleich bleibende Die Fläche zu ermöglichen? Wenn die geringst möglichen Abstände sowieso versucht werden, zu erreichen, und von den anderen Faktoren limitiert sind?
Dies ist ja, wie er schrieb, nicht nur ein simpler Die Shrink ohne sonstige Änderungen, sondern eine komplett neues Design.
silent-efficiency schrieb:
Ich setze das "zwangsweise" in meine Sätze, weil sie genau diese pauschalisierung vermeiden. Wenn ich sagen würde, dass mehr Lagen nicht zu mehr Fehlern führen, wäre das genau so falsch, wie wenn ich sagen würde, dass sie zu mehr fehlern führen. Es hängt nämlich von anderen Faktoren ab.
Volker hat nicht geschrieben, das mehr Lagen zu mehr Fehlern führen, sondern das die Anfälligkeit zu mehr Fehlern steigt.
Wenn du schon auf einzelne Begriffe herum reitest, dann aber richtig, und das ist ein rieser Unterschied.
Nur dein hineindeuten eines "zwangsläufig" macht aus den Aussagen eine Pauschalisierung.
silent-efficiency schrieb:
Wenn man nur sagt "A ist Esel" dann ist das eine pauschalisierung und falsch, wenn "A in Wirklichkeit ein Esel oder ein Huhn" sein können. Deswegen Argumentiere ich auch, dass "A nicht zwangsweise ein Esel" ist, sondern eben auch ein Huhn sein kann. Weiß gar nicht, was dir am Wort "zwangsweise" nicht gefällt.
