News AMD Phenom 9550 und 9650 im ersten Quartal

[HITCHER_I]

@38 HOT:
womöglich wären die aktuellen K10 mit 2,2 und 2,3 GHZ ein wenig schneller, wenn der L3-Cache und Northbridge höher oder gar synchron getaktet würde.
Kann sein, dass das bei Engineering Samples z.T. noch so gewesen ist.

 

[Giniemaster]

Yo, ein CB-Test zum Phenom wäre tatsächlich mal eine schöne Sache. Besonders der Unterschied zwischen der Phenom-Leistung auf AM2+ und den "alten" AM2-Systemen (Nforce 590 als Basis wäre cool) würde mich SEHR interessieren. Das wäre schliesslich eine wichtige Erkenntnis, sonst hole ich mir zum 9700/9900 gleich noch ein passendes Board sollte sich herausstellen, dass die Leistung unter AM2 "ohne Plus" suboptimal ist.

Und Leute, tretet mal einwenig auf dei Bremse! AMD ist nicht Intel (auch wenn sie es gern sein würden)! Jede Firma macht mal einen Fehler *hust.. NetBurst*, aber man sagt sie deswegen nicht gleich tot. Das wird schon noch, verlasst euch drauf! Oder wollt ihr für euren Q6600 wieder €1000 hinblättern?

Danke schon im Voraus & Greetz, G.

 

[hrafnagaldr]

Hab mein Board grad mitm Phenom-tauglichen BIOS geflasht. Dumm nur dass ich für nen Quad-Core nicht die geringste Verwendung hab.
Im Sommer dann vllt
Benchmarks wären allerdings echt interessant: AMD 690 vs. 790

 

[Xedos99]

@Sebl - AMD hat schon oft das nachgemacht was Intel vorgab: z.B. Intel erdachte mangels
Platz für den Cache on Die den Slot 1 - Steckplatz - AMD machte genau dasselbe und entwickelte den Slot A Steckplatz -Intel wechselte auf Sockel 370 - AMD auf Sockel A -
dummerweise machte Intel den Heatspreader ab - AMD die beim K5/K6 noch einen hatten
machte das Gleiche - der Grund warum viele Sockel 370/ oder A Prozzis den Brösel-Tod starben - ich danke Intel noch heute dafür
Dann kam dank Intel der Heatspreader wieder - welch ein Segen
AMD brauchte diesmal etwas länger - aber mit dem K8 kam er dann endlich - man konnte doch den Grosskunden keine Mimosen mit Brösel-Core zumuten
Warum sollte AMD jetzt nicht die Modell - Nummern von Intel kopieren - ich denke sie werden dafür auch noch Lizenzgebühren zahlen

PS: Intel hat den Core2 in Israel entwickeln lassen - AMD entwickelt den 45 nm Core (Shanghai) in Bangalore - Indien (hatten auch K8 entwickelt)
..ergo sind die Chip-Designer in den Staaten zu teuer

 

[incurable]

Und wie sollen dann deiner Aussage nach jetzige Phenoms langsamer sein als die Vorserienmodelle, wenn es den Fix noch garnicht gibt? Das ist total widersinnig was du hier vom Stapel lässt.

Du wirfst zwei Sachen durcheinander. Die eine ist der L3-TLB und seine Probleme. (bisher ohne Fix) Die andere ist die Diskrepanz zwischen den Samples mit 2 GHz Northbridge + L3 Cache und den Retail-Prozessoren mit nur 1,8 GHz Northbridge + L3 Cache, was laut TechReport zu geringerer Leistung in einigen Benchmarks führt.

Retail Phenoms sind jetzt schon langsamer als die Pressesamples, weil sie niedriger takten. Zukünftig werden sie noch einmal 10% langsamer, wenn der L3 TLB gefixt (richtiger wohl umgangen) wird.

AMD hat einen Fehler im CHIP, (kommt vor, siehe INTEL) hat ihn sofort angegeben und versucht alles, um die Probleme zu minimieren. Ich weiß ja nicht was sie noch machen sollen.

Da fallen mir gleich noch wieder die Pentium-Witze bezüglich des fehlerhaften INTELs ein, hier mal ne Liste.

Weißt Du noch, wie Intel damals mit dem FDIV Bug umging, im Übrigen ja auch einer dieser angeblich "extrem selten auftretenden" Fehler, nachdem er über 1 Jahr nach der Produkteinführung gefunden wurde? Intel hat aus diesem anfänglichen Desaster gelernt, AMD scheinbar nicht.

AMD hat den Fehler vor der Produkteinführung selbst gemerkt, und anstatt das Richtige zu tun, wurden die Produkte trotzdem veröffentlicht, mit dem Versprechen, die Stabilität später mit einem leistungsreduzierenden Patch herzustellen.

 

[drago-museweni]

Endlich wieder ein wenig Positive Nachrichten von AMD ich finde es auch gut das Sie die Fehlerfreien anders Kennzeichnen.

 

[HOT]

Du wirfst zwei Sachen durcheinander. Die eine ist der L3-TLB und seine Probleme. (bisher ohne Fix) Die andere ist die Diskrepanz zwischen den Samples mit 2 GHz Northbridge + L3 Cache und den Retail-Prozessoren mit nur 1,8 GHz Northbridge + L3 Cache, was laut TechReport zu geringerer Leistung in einigen Benchmarks führt.

Du hast das angeführt, nicht ich.

Retail Phenoms sind jetzt schon langsamer als die Pressesamples, weil sie niedriger takten. Zukünftig werden sie noch einmal 10% langsamer, wenn der L3 TLB gefixt (richtiger wohl umgangen) wird.

Sry, aber die 200MHz HT/NB Takt kann man vllt im Promillebereich messen. Es ist wichtig, den NB Takt zu skalieren, um bei höheren Frequenzen keinen Flaschenhals zu erzeugen.

Weißt Du noch, wie Intel damals mit dem FDIV Bug umging, im Übrigen ja auch einer dieser angeblich "extrem selten auftretenden" Fehler, nachdem er über 1 Jahr nach der Produkteinführung gefunden wurde? Intel hat aus diesem anfänglichen Desaster gelernt, AMD scheinbar nicht.

AMD liefert keine fehlerhaften CPUs wissentlich aus, auch wenn dir das super in den Kram passt. Die jetzigen Phenoms sind 100% stabil und funktionsfähig.

AMD hat den Fehler vor der Produkteinführung selbst gemerkt, und anstatt das Richtige zu tun, wurden die Produkte trotzdem veröffentlicht, mit dem Versprechen, die Stabilität später mit einem leistungsreduzierenden Patch herzustellen.

Das behauptest du und das ist purer Schwachsinn. Ein Chiphersteller veröffentlich nie ein fehlerhaftes Produkt wissentlich - das wäre eine Marketingkatastrophe und das hätten Nutzer gemerkt. Der jetzige Phenom ist erwiesenermassen 100% stabil.
Übrigens konnte auch Intel nichts dafür, Fehler treten nunmal auf. Wenn die spät entdeckt werden, ist das nicht lustig für den Hersteller, passiert aber. Guck dir mal die Errorlisten von CPUs an! AMD hatte ja das Glück dass AMD oder OEMs (geht aus keiner Quelle genau hervor) den Fehler frühzeitig bei Lasttests erkannt haben und rechtzeitig reagieren konnte.

Endlich wieder ein wenig Positive Nachrichten von AMD ich finde es auch gut das Sie die Fehlerfreien anders Kennzeichnen.

Es gibt nur einen Grund, sie anders zu kennzeichnen: Sie sind leistungsfähiger.

 

[silent-efficiency]

AMD liefert keine fehlerhaften CPUs wissentlich aus, auch wenn dir das super in den Kram passt.

Richtig! AMD hat ein Workaround rausgebracht, dass einen Teil des TLBs deaktiviert, nur wurde dieser von den Mainboardherstellern noch nicht in den Bios integriert. AMD ist also gar nicht Schuld, sondern die Mainboardhersteller und diese sind auch nicht Schuld, sondern nur nicht so schnell. Damit sind alle Schuldfrei, aber die jetzigen Phenoms sind noch nicht gefixt und werden mit dem fix langsamer

 

[sturme]

Nun, genau genommen sollen sie einen Workaround ins BIOS integrieren für einen Fehler, der nur auf Frequenzen auftritt mit denen Phenom-CPUs garnicht verkauft werden. Macht das die Nachlässigkeit vielleicht etwas verständlicher?

 

[silent-efficiency]

@strurme
Das Problem tritt von der Freaquenz unabhängig ein. Besonders bei Virtualisierung tritt das Problem auf, kann aber auch bei anderen Workloads auftretten.

Siehe Quelle: http://techreport.com/discussions.x/13724

Zitat:


"Saucier flatly denied any relationship between the TLB erratum and chip clock frequencies"

"AMD has stated previously that virtualization workloads can lead to this problem, but Saucier clarified that other workloads can trigger system hangs, as well. He characterized the issue as a race condition in the TLB logic "where the other guy wins who isn't supposed to win," and said the likelihood of the erratum causing a system hang is extremely rare."

 

[sturme]

Das ist mir neu - Quelle? Es wurde doch nur der 9700 zurückgezogen?

 

[MacroWelle]

kopieren se jetzt die Bezeichnungen der Intel CPUs? (Q9550 / QX9650 usw)

Wieso? Die Bezeichnungen der 9xxx-er-Phenoms gibt es jetzt schon ein Weilchen, jedenfalls länger als Intels neue Bezeichnungen...Hirn einschalten?

Im Grunde war der Phenom-Launch also ein Witz und man hätte auch gleich alles im März 2008 machen können. Aber dann hätte AMD auch nicht gut ausgesehen.

Jahahaha. Das halbe Forum hätte geschrien "AMD geht unter", "die gehen pleite", "AMD kriegt gar nix auf die Reihe", etc. Außerdem funktionieren die vorgestellten Modelle und finden Kunden auf dem Markt (dito der Barcelona) und ihr dürft nicht vergessen, dass AMD diesmal den Anspruch hatte, eine komplette Plattform vorzustellen. Da macht es Sinn, wenn alle Bestandteile etwa gleichzeitig vorgestellt werden und dann "loskrabbeln". Macht Intel auch nicht anders.

Also für alle, die noch nicht verstanden haben, was das heißt: die 9500 und 9600 laufen bisher in Folge dieses Bugs "mit angezogener Handbremse"

Das weiß keiner so genau. Einerseits laufen die vorgestellten Modelle nur mit Taktfrequenzen, bei denen der Bug affaik sowieso nicht auftritt, also würde es Sinn machen, wenn man bei diesen Modellen den Workaround samt Leistungsverlust nicht anwendet, denn der Bug tritt ja nicht auf.
Andererseits gibt es in den bisherigen Testberichten (mit den erhältlichen Modellen) Hinweise auf Probleme im Bereich L3/Northbridge/Chipsatz. Es kann also sein, dass die Takteffizienz noch ein bisschen steigt.

Eines muss ich hier mal in die Runde werfen: seit der Vorstellung der ersten Barcelonas hat AMD trotz Bugs jeden Monat 100 Mhz mehr aus dem K10 rausgeholt. Neue Revisionen lassen ahnen, dass das erstmal so weitergeht und z. B. auch der Energiehunger sinkt und alle anderen Faktoren weiter optimiert werden - es gibt also keinen Grund zur Beunruhigung.

 

[silent-efficiency]

@52) MacroWelle
Auch für dich nochmal. Das Problem hat nix mit der Frequenz zu tun

Siehe Quelle: http://techreport.com/discussions.x/13724

Zitat:


"Saucier flatly denied any relationship between the TLB erratum and chip clock frequencies"

"AMD has stated previously that virtualization workloads can lead to this problem, but Saucier clarified that other workloads can trigger system hangs, as well. He characterized the issue as a race condition in the TLB logic "where the other guy wins who isn't supposed to win," and said the likelihood of the erratum causing a system hang is extremely rare."

 

[sturme]

Das wirft natürlich ein anderes Licht auf die Sache, wobei ich immer noch nicht verstehe weshalb gerade der 9700 zurückgezogen wurde. Insofern würde mich wirklich noch eine weitere Quelle zum Thema interessieren, wenn möglich eine, die nicht behauptet ein Mitarbeiter sei "auf Urlaub"....

 

[silent-efficiency]

Das mit dem "auf Urlaub" hat CB in einen falschen Zusammenhang gestellt. Es sind nur keine Dokumentationen da, die das Erratum beschreiben. Ein workaround hat AMD ja zur Verfügung gestellt. Die Quelle ist nun wirklich nicht Schuld daran, dass Volker Rißka da was reinreimt, was gar nicht gesagt wurde.

Zitat 1: "Saucier clarified the exact nature of the workaround for the erratum that AMD has provided to motherboard makers and PC manufacturers."

Zitat 2: "When questioned about when AMD would update its technical documentation to include the erratum, Saucier said the person responsible for the updates is "on vacation," although he expects an update "by the end of the year."

 

[katanaseiko]

Mal sehen... Intel-Fanboys und -girls nörgeln hier, dass AMD nicht voran kommt, während Intel ja "immer" Verbesserungen bieten kann. Nun, Ich finde, dass ein Anhänger eines Technologie-Riesen, der kopiert statt neu zu schaffen, für ein solches Urteil nicht qualifiziert ist.

Ein Intel-Fanboy möge mir nur eine Verbesserung (außer SSE) nennen, die von Intel initiiert wurde. (DIE-Shrink: IBM, x64: AMD, Dual Core: AMD, Quad Core: AMD, CnQ: AMD,...)
Virtuelle Parallelisierung lasse ich übrigens nicht gelten, da das - wie der P4 - ein Fehlschlag ist...

 

[HOT]

Richtig! AMD hat ein Workaround rausgebracht, dass einen Teil des TLBs deaktiviert, nur wurde dieser von den Mainboardherstellern noch nicht in den Bios integriert. AMD ist also gar nicht Schuld, sondern die Mainboardhersteller und diese sind auch nicht Schuld, sondern nur nicht so schnell. Damit sind alle Schuldfrei, aber die jetzigen Phenoms sind noch nicht gefixt und werden mit dem fix langsamer

Der Workaround ersetzt die bisherige Komplettdeaktivierung.

 

[Duskolo]

"on vacation"
gute Ausrede!!
Klug gemacht.....warum sollten Sie schreiben, dass sie so gut wie gar nichts unternehmen konnten?
Der einzige Typ der diesen Job erledigen kann ist auf Urlaub *g*
Sonst kann in diesem riesen Konzern keiner diese Aufgabe erledigen.
Ich würd mich über so einen wichtigen Posten freuen, dann gibts auch sicher eine fette Gehaltserhöhun, sonst bin ich wieder im "Urlaub" *LOL*

 

[Bile]

@ 56: Die Core2-Architektur? Diese Verbesserungen, die du hier beschreibst sind Befehlssätze und da will man auf keinen Fall zwei verschiedene Versionen haben! Du solltest wohl eher dankbar sein, dass Intel EMT64 bei AMD abgeschaut hatte; alles andere wäre für den Beutzer eine absolute Katastrophe, denn somit würde jeder 64bit-Code in einer Version für AMD und einer für Intel vorliegen. Die bewegendsden Neurung liegen immer im Chipdesign selbst, die Befehlssätze dazu sind nur weitere Verbesserungen, aber bei weitem nicht so aufwändig wie das erstellen von guter out of order execution und einer guten Glaskugel für die conditional jumps .

 

[silent-efficiency]

@57) HOT
Du kannst dich ja gerne noch mehrmals Wiederholen. Ich lese in der Quelle nichts von ersetzen einer Komplettdeaktivierung, sondern von setzen einer Teildeaktivierung.