Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsAMD Phoenix2 mit Zen 4 & 4c: Die erste big.LITTLE-APU erblickt heimlich das Licht der Welt
Wenn Dein IC in der Ausbeute durch Fehler im L3 Zwischenspeicher limitiert ist, ist das ein Designproblem.
(...)
Daher meine erheblichen Zweifel an der Aussage, dass sich so ein (faktisch unmöglicher) Wechsel "sehr lohnen" würde.
Ich gebe dir beim ersteren recht, aber vergiss nicht: Bei der Parkettierung einer Kreisfläche durch Rechtecke spielt es keine Rolle, ob die rausgenommenen Strukturen fehleranfällig sind oder nicht. Auch dabei geht es um Ausbeute. Außerdem leidet ohnehin die Packdichte vom L3-Cache. Sowohl Vermeer-X als auch Raphael-X haben das eindrucksvoll gezeigt.
Bzgl. Vermeer: Etwa gleiche Fläche, aber doppelt so viel Cache.
Für Zen 5C ganz praktisch gesprochen: Statt der aktuell 32MiB L3-Cache in einem Zen 4C-CCD keinen L3-Cache darin, aber 64MiB darüber gestapelt wäre die konservative Version, zwei 64MiB-DIEs hingegen die extreme Fassung.
Das ist so eigentlich nicht richtig. Die SC Performance steigt ja durchaus noch stark. Das Intel Beispiel hängt halt an Generationenalten Fertigungsprozessen.
Du findest 20% in 2 Jahre im Best Case stark? Und davon wurde gefühlt die Hälfte noch durch mehr Strom geschafft. Bei Grafikkarten hatten wir gerade 60%+ in einer Generation bei ähnlichem Stromverbrauch (3090->4090).
Generell gilt, dass Vektorinstruktionen immer sinnvoll sind, solange sie nicht andere Teile des Systems massiv verlangsamen. Und du hast durchaus nicht unrecht, dass die Bedeutung von AVX-512 immer noch nicht so hoch ist, wie ursprünglich mal erwartet - was aber eben auch daran liegt, dass Intel als immer noch größter CPU-Hersteller das auch praktisch wieder abgekündigt hat für den Consumer-Bereich.
Dieses big.LITTLE Architekturen haben noch deutlich Luft nach oben oder Windows muss hier mal endlich angepasst werden. Hab T14s G4 mit einem i5 1335u auf der Arbeit und die Akkulaufzeit ist echt unterirdisch, der Akku hält im Schnitt 4-5 Stunden. Mein MacBook Air M1 hat im Vergleich die doppelte Laufzeit.
Mit Taktproblem meinte ich das Thema, dass Intel die Cores stark runtertakten muss, wenn sie AVX-512 ausführen - was wir ja bei Ice Lake, Rocket Lake etc gesehen haben.
Tatsaechlich habe ich fuer Zen4 gesehen, dass der mit AVX512-Code etwas schneller taktet als mit dem entsprechenden AVX256-Code, weil der AVX512-Code etwas weniger Strom verbraucht und damit etwas hoeher takten kann, bevor er in's Power Limit laeuft.
Eine Information und zwei Fragen:
Zen 4 scheint AVX512 Operationen als 2x 256bit weite (breite) Operationen auszuführen. Zumindest Sapphire Rapids und Intels 11te Generation Desktop CPUs wohl eher als 512 Bit auf einmal. Ob und wie viel man davon bemerkt - weiß ich nicht.
Fragen: Welche Programme laufen denn nur dann, wenn die CPU Kerne AVX 512 unterstützen? Andersherum, gibt es Beispiele bei denen sich ein Programm aufhängt bzw. aufgehängt hat weil es keine AVX 512 Operationen auf der CPU ausführen konnte?
Das für bestimmte Anwendungen die 512 Bit Breite ziemlich vorteilhaft sein kann ist mir klar. Die Frage ist wo es von "nice to have" zu "must have" wird.
Nein, das ist überhaupt kein Quatsch, er hat vollkommen recht. big.LITTLE ist ein Begriff der von ARM eingeführt wurde und er bezieht sich direkt auf die Leistung der Kerne. Die "big"-Kerne haben eine hohe Leistung und verbrauchen auch viel Strom, die "LITTLE"-Kerne sind deutlich langsamer und dabei aber auch sparsamer.
Ich weiß, man könnte denken dass es hier wie die Faust aufs Auge passt, da Zen 4c 35% kleiner ist, aber Zen 4c hat eben genau nichts mit dem ursprünglichen Gedanken von "big.LITTLE" zu tun, da die IPC bei beiden Kernen genau gleich ist und auch die Taktraten nicht so unterschiedlich.
Ich sehe das etwas lockerer und, wie gesagt, verstehe auch deine Sichtweise, aber rein faktisch liegst du falsch. Was ja auch kein Beinbruch ist, aber du solltest halt nicht mit "So ein Quatsch!" anfangen...
Ich finde hier kommt beim Vergleich zwischen Intel und AMD immer der Faktor TSMC zu kurz. Die Fertigung hat eine massive Auswirkung und die ist in dem Fall einfach nicht AMDs Designverdienst.
Naja TSMC stellt den Prozess und die Fertigung, das Design kommt ja schon von AMD.
Man sieht ja bei den GPUs, dass ohne ein gutes Design auch mit besserem Prozess nicht viel bei rum kommen kann(RDNA2>RDNA3) bzw. dass mit einem guten Design auch ohne besseren Prozess einiges geht(RDNA1>RDNA2)
Eine Information und zwei Fragen:
Zen 4 scheint AVX512 Operationen als 2x 256bit weite (breite) Operationen auszuführen. Zumindest Sapphire Rapids und Intels 11te Generation Desktop CPUs wohl eher als 512 Bit auf einmal. Ob und wie viel man davon bemerkt - weiß ich nicht.
Fragen: Welche Programme laufen denn nur dann, wenn die CPU Kerne AVX 512 unterstützen? Andersherum, gibt es Beispiele bei denen sich ein Programm aufhängt bzw. aufgehängt hat weil es keine AVX 512 Operationen auf der CPU ausführen konnte?
Das für bestimmte Anwendungen die 512 Bit Breite ziemlich vorteilhaft sein kann ist mir klar. Die Frage ist wo es von "nice to have" zu "must have" wird.
Intels Client CPUs hatten nie die Fähigkeit 2x512 Befehle auszuführen. Das war immer den Server- und Workstation Chips vorenthalten. Intels Client Chips hatten 1x512, was im Ergebnis den gleichen theoretischen Throughput hat wie 2x256 in parallel. In der Praxis ist 2x256 etwas flexibler, da es zwei Einheiten gibt, die auch andersweitig verwendet werden können und eine einzelne halt nur einfach andersweitig verwendet werden kann.
Es gibt nicht wirklich eine AVX512 Pflicht, da sich Entwickler damit selbst ins Bein schießen würden, da es immer noch zu wenig CPUs gibt, die dies unterstützen.
Jeweils AMD und Intel haben nur eine Desktop Generation, die AVX512 beherrscht. Es existiert allerdings Software, die deutlich profitiert, wenn diese Erweiterungen vorhanden sind. Mein persönliches Lieblingsbeispiel ist RPCS3, wo es deutliche Geschwindigkeitszuwächse mit vorhandenen AVX512 gibt.
Ergänzung ()
Ayo34 schrieb:
Du findest 20% in 2 Jahre im Best Case stark? Und davon wurde gefühlt die Hälfte noch durch mehr Strom geschafft. Bei Grafikkarten hatten wir gerade 60%+ in einer Generation bei ähnlichem Stromverbrauch (3090->4090).
Nun GPUs sind explizit parallel, pro Shader ist die Leistung größtenteils gleich geblieben. Der faire Vergleich zu CPUs wäre Multicore Performance, welche in den Jahren seit 2017 schon enorm gestiegen ist.
Nicht schlecht E-Cores samt SMT zu entwickeln genau richtig für den Einsatz mit einer APU. In diesem Bereich sehe ich einen Vorteil gegenüber teurern Gaming Prozessoren da bringen die einem nicht viel.
Naja also die 4c Kerne takten ja auch nur mit 3,5 GHz, so ganz scheint AMD das Taktproblem auch nicht gelöst zu haben. Bzw wie viel Sinn macht AVX512 auf den kleinen Kernen bei so geringem Takt?
Wenn du Genoa mit Bergamo vergleichst, hast 96 normale Zen 4 VS 128 Zen 4C Cores in einem ähnlichen Taktbereich bei gleicher TDP.
Die pro Thread Leistung ist ziemlich gleich, weil sie sich bis auf den L3 Cache und der Fläche nicht arg
unterscheiden.
Sprich Zen 4C ist um die 3Ghz und ein paar Zerquetschte etwa 30% sparsamer als Zen 4.
Das ist jetzt nicht gar so schlecht mit ziemlich Zen 4 IPC und komplettem Befehlssatz für leichte Aufgaben.
Oder für Cloud Server und Ähnliches.
Tatsaechlich habe ich fuer Zen4 gesehen, dass der mit AVX512-Code etwas schneller taktet als mit dem entsprechenden AVX256-Code, weil der AVX512-Code etwas weniger Strom verbraucht und damit etwas hoeher takten kann, bevor er in's Power Limit laeuft.
gibt es dazu belege das es so ist.Weil AVX 512 belastet doch die CPU stärker als AVX 256 oder irre ich mich da?
Also es gibt auch fälle wo AVX 512 sogar langsamer läuft als mit avx 256.Und in so einem Fall bin ich auf die meinige Anwendung gestoßen.Wo es bei meiner CPU sogar AVX generell schlechter läuft als ohne.Und bei welche brachte es am Ende null Steigerung.Wie ist das zu erklären?
Ich finde den Titel des Artikels nicht gut, weil big.LITTLE ein eingetragenes Markenzeichen von Arm ist.
AMD und Intel dürfen die Bezeichnung big.LITTLE für ihre CPUs nicht verwenden. Die passende Bezeichnung ist Hybrid CPU.
Im konkreten Fall reden wir von einer Hybrid-CPU, die in einer Handheld Spielkonsole getestet wurde.
Aus dem Original-Artikel (Mit deepL übersetzt):
Speziell im Hinblick auf den Stromverbrauch zeigt sich, dass die DENSE-Kerne unterhalb von 2 GHz einen deutlichen Vorteil bei der Energieeffizienz haben, während oberhalb von 2 GHz die CLASSIC-Kerne überlegen sind. Nur im Zusammenhang mit der höheren Leistungsaufnahme der Basis des Packages ist dieser Vorteil nicht offensichtlich. Ein Vergleich mit der Spannungs-VID-Tabelle zeigt, dass der Dense-Kern im Frequenzbereich von 1,5-2 GHz selbst bei etwas höheren Spannungen eine bessere Leistung erzielt, was darauf hindeutet, dass der Classic-Kern bei gleicher Spannung und Last mehr Strom zieht, was in gewisser Weise den Preis widerspiegelt, den der Zen4 classic für hohe Frequenzen >5 GHz zahlt.
Beim Schnittspunkt von 2 GHz, den der Autor nennt, bin ich skeptisch, ich würde den Wert ein wenig höher erwarten da der Basistakt von Bergamo 2,25 GHz ist. Aber wir werden sehen, ob weitere Tests den Wert des Autors bestätigen oder nicht.
Was aus dem Test folgt ist, dass Zen 4c für Anwendungen mit engem Powerbudget prädestiniert ist. 15 W passen besser zu Phoenix 2 als 28 W. IMO wird man sich überlegen müssen was man persönlich für wichtiger hält, Performance (=> Ryzen 5 7640U) oder höhere Battrielaufzeit* ( => Ryzen 5 7540U).
* oder eben entsprechend weniger Gewicht und kompaktere Bauweise durch eine kleinere Batterie.
Die Frage, ob es sinnvoll ist, dass AMD Hybrid-CPUs mit einem Zen 4 CCD und einem Zen 4c CCD anbietet, ist nun auch mit nein beantwortet.
Im Preisvergleich gibt es 5 Notebooks mit Phoenix 2 von HP (4) und Lenovo (1), alles Ryzen 5 7540U, in den Technischen Daten wird die Kern-Konfiguration angegeben.
Alesis schrieb:
Insofern ist deine Meinung falsch, Z1 hätte C-Kerne. Z1 und Z1 Extreme können keine C-Kerne haben, weil sonst die L3 Cache Angaben falsch wären.
Das wurde schon beanwortet aber trotzdem:
Sowohl der Die Shot als auch der Screenshot von HWInfo zeigen, dass alle 6 Kerne an einem gemeinsamen L3-Cache hängen.
Und diese Konfiguration ergibt sehr viel mehr Sinn, als das was in den Leaks erzählt wurde.
Wieso sollte AMD den bewährten Core Complex aufgeben?
Ergänzung ()
latiose88 schrieb:
gibt es dazu belege das es so ist.Weil AVX 512 belastet doch die CPU stärker als AVX 256 oder irre ich mich da?
Also es gibt auch fälle wo AVX 512 sogar langsamer läuft als mit avx 256.Und in so einem Fall bin ich auf die meinige Anwendung gestoßen.Wo es bei meiner CPU sogar AVX generell schlechter läuft als ohne.Und bei welche brachte es am Ende null Steigerung.Wie ist das zu erklären?
Nicht schlecht E-Cores samt SMT zu entwickeln genau richtig für den Einsatz mit einer APU. In diesem Bereich sehe ich einen Vorteil gegenüber teurern Gaming Prozessoren da bringen die einem nicht viel.
TSMC wird ja ab 3nm die Möglichkeit anbieten für .little CPU's effizientere Transistoren auf dem gleichen DIE zu .big anzubringen.
Daher sind E-Cores mit SMT und gleicher IPC zu großen Cores für Multicore mit engen TDP / Watt-optimiert ein gutes Konzept.
Ab Zen5 will AMD ja 2:1 Zen5c bringen, wie 8x Zen5c zu 4x Zen5.
Mittelfristig dürften auch Thin Clients so besser bestückt sein als mit großen Cores.
Auch Konsolen dürften sich so entwickeln, eine PS5 pro mit 4x Zen4 plus 4x Zen4c z.B. Die normale PS5 könnte dann bei 8x Zen4c bleiben.
Also auch wenn ich gleich dafür gesteinigt werde, ich finde Intels Konzept an und für sich besser (bis auf das AVX Thema). Ich finde hier kommt beim Vergleich zwischen Intel und AMD immer der Faktor TSMC zu kurz. Die Fertigung hat eine massive Auswirkung und die ist in dem Fall einfach nicht AMDs Designverdienst.
Es hat sicherlich auch mit dem Chip Design zu tun, aber, so wie du sagst auch mit der Fertigung seitens Partner. Der Zen Core ist aber vergleichweise sehr schlank. Wobei zugegeben, AMD mehr auf einen L3 Cache setzt und Intel eher mehr auf einen etwas größeren L2 Cache.
Ich möchte aber erinnern, dass AMD mit den damaligen Cats Core gewaltig mit Intels ATOM den Boden aufgewischt hatte
Wäre nicht so, als ob AMD das nicht auch könnte. Aber scheinbar ist es mit dem Design einfach nicht nötig. Der Aufwand müsste wesentlich geringer sein.
AMD verwendet hier Know How, die sie bei den GPUs erlernt haben. Eventuell deshalb, haben wir vllt noch nichts vergleichbares bei Intel gesehen.
Seien wir mal fair und ehrlich. Natürlich sind es unterschiedliche Konzepte/Herangehensweisen mit unterschiedlichen Vor- und Nachteilen.
So zu tun als hätte AMDs Ansatz jetzt nur Vorteile ignoriert dann nämlich auch einiges, und vieles wissen wir noch nicht.
So oder so ging es seinem Kommentar eher darum, dass Intel "ausgelacht" wurde für ihren Ansatz, aber AMD jetzt nicht, obwohl es in Teilen die gleiche Idee zu sein scheint (etwa Flächenersparnis, mehr Threads etc)
Ergänzung ()
7H0M45 schrieb:
Also auch wenn ich gleich dafür gesteinigt werde, ich finde Intels Konzept an und für sich besser (bis auf das AVX Thema).
Nicht ganz. Die Kerne sind primär auf platzeffizienz getrimmt, was dann aber auch eine leichte effizienzoptimierung mitbringt. Einerseits, weil für die Platzeffizienz weniger Transistoren (die für hohe Taktungen nötig sind) verbaut werden und andererseits weil durch die Taktsenkung das ding etwas mehr im Sweetspot läuft.
