Krautmaster schrieb:
naja, dann müsste der GP100 mit doppelter Bandbreite als Vega dieser aber ganz schön davon ziehen. ^^
Bandbreite wird aktuell und sicher auch in nächster Zeit schnell unwichtig wenn der Ram ausgeht .
Ich glaube, dass der HBM CacheController von Vega das eigentlich neue ist und die Bandbreite erst dann wirklich interessant wird.
Man könnte den wie einen schnellen L3 Cache von RyZen vorstellen. Der CacheControlller cached nur die wichtigsten Daten und verwirft nicht so wichtige Daten und schickt sie zum Arbeitsspeicher der CPU und wägt frühzeitig ab (PreFetch), wann die Daten für nächste Berechnungen wieder geladen werden sollen. Somit ist der PCIE dann weniger ein Flaschenhals.
Das dürfte auch ein Grund sein, wieso Vega einen eigenen neuen Compiler braucht und wieso AMD das auch teils neue Features in eine API gebündelt hat.
Auch ist der neue Fabric Bus für zukünftige Produkte sehr wichtig. Der soll im Vergleich zu jetzigen Protokollen in deren Chips und in MCM Designs einiges an Effizienz steigern (auch Stromverbrauch senken). Richtung Navi werden diese zwei Techniken sicher einen wichtigen Stellenwert habe.
Fraglich ob dann beispiel bei Navi aus zwei bestehenden GPU Modulen, wie Ryzen über den HBM Cache (L3Cache) kommunizieren, oder es dann einen gemeinsamen CacheController gibt.
RavenRidge könnte dann die APU sein, die die Techniken zusammen bringen. Interessant wie dann der L3 cache mit dem HBM Speicher kommuniziert. Man vergleicht ja den L3 Cache der Zen Module ja bereits mit dem RingBus von Intel.
Aber mal sehen, AMD will ja früher oder später weitere Details zu Vega präsentieren. Ich glaube nachdem sie mal RyZen auf den Markt gebracht haben, wird es vermehrt Infos zu Vega geben. Der Fokus ist aktuell einfach Zen.