News AMD Ryzen und Epyc mit Zen 6(c): Gerüchte zu Medusa Ridge, Point, Halo und Epyc „Venice“

[catzilla]

ich bin gespannt wie der nachfolger vom 8700g aussehen wird specs seits.

 

[Tharan]

Ein Zen 5 CCD hat nur ~71 mm² Fläche

Mal kurz nachgedacht: Du hast da sehr wahrscheinlich Recht, dass man die Fläche der CCDs nicht komplett grundlegend total ändern wird. Und dazu nehmen wir mal die bekannten Aussagen: Zen 5 sei ja ein Umbau gewesen, um aus dieser neuen Grundstruktur dann die nächsten Weiterentwicklungen zu erzielen, die davor so nicht möglich waren. Zusätzlich haben wir die neue X3D-Struktur und sonst wie richtig angemerkt nur über den Prozess die Chance, richtig Platz zu gewinnen. Ebenso weiterhin bei den Zen 6 Gerüchten irgendwie unklar: Die Struktur mit großen und kleinen Kernen.

Daher mal eine ganz ander Idee: Die Kerne sinken in der Größe vielleicht einerseits durch den Prozess, andererseits durch einen Mittelweg zwischen großen und kleinen Kernen. Also in AMD-Sprache v.a. weniger direktem Cache bei den Kernen, was ja der einzige Unterschied in der Differenzierung der Kerne war, dafür aber allgemein dann mehr X3D-Cache unten drunter über das gesamte CCD über alle Modelle?
So bleibt der Cache gleich bzw. kann trotzdem wachsen, die Kerne werden an sich kleiner und so erhöht sich die mögliche Dichte.

Glaube ich daran? Nö, weil ich viel zu wenig Ahnung von so Designfragen habe. Aber einfach nur mal dumm gedacht aufgrund der Gerüchte.

 

[Limit]

Sehr interessante News!

Ich frage mich aber auch wie sinnvoll ein 12 Kern CCD sein soll. Sollen sie doch gleich auf 16 Kerne gehen.

Ich denke es kommt darauf an mit wie vielen CCD-Varianten AMD plant. Wenn Zen 6 auf den Markt kommt dürften 8-Kern-CPUs immer noch stark nachgefragt werden. Ein 16-Kern-CCD dafür zu halbieren hört sich für mich verschwenderisch an.
Eine mögliche Lösung wäre es zwei CCD-Varianten mit 8 und 16 Kernen herauszubringen. AMDs steigender Marktanteil und damit steigende Verkaufszahlen könnten dafür sorgen, dass sich dieser Zusatzaufwand für AMD lohnt.
Sollten sie weiterhin bei nur einem CCD bleiben, halte ich 12-Kern-CCDs für am wahrscheinlichsten, einfach weil 16-32 Kerne deutlich über dem liegt was die große Mehrheit nachfragt.

Und wenn man bedenkt das AMD mit Zen 1, Zen+ und Zen 2 einen 4 Kern CCX auf einem 8 Kern CCD kombiniert hat und jetzt Zen 3, Zen 4 und Zen 5 auf einen 8 Kern CCX setzen könnte hier der nächste große Schritt gewagt werden.

Ich denke nicht, dass AMD zukünftig noch einmal CCDs mit mehreren CCX herausbringen wird. Das würde zwar die Entwicklungskosten für verschiedene Dies reduzieren, kostet aber auch Performance. Dank der höheren Stückzahlen, die sie mittlerweile verkaufen ist das mMn ein Kompromiss, den sie nicht mehr eingehen müssen/sollten.

 

[ArrakisSand]

Denke ich auch 16 wären einfach zu viel des Guten und würden den CCD Size nur unnötig aufblähen.
12p Kerne (SMT 24 Threads) sind meiner Meinung nach der Sweet Spot und decken damit >90% des CPU Desktop-Marktes ab.
Speziell wenn es um Gaming geht, machen für die Masse mehr als 12p Kerne auch in 2 Jahren noch überhaupt keinen Sinn.
Für alle anderen wird es sicherlich auch wieder: 2x12 oder vielleicht sogar 2x10 bzw. 2x8 Varianten geben.

Was ich mir allerdings erhoffe ist, dass der enthaltene L3 Cache mit den
12 Kernen mit skaliert und somit von 32 MB auf 48 MB ansteigt, dies dürfte auch den non 3D Varianten
was Gaming anbelangt etwas auf die Sprünge helfen.
Damit sollten dann eigentlich auch relativ kosteneffiziente 3D Varianten möglich werden
z.B. 48MB + 64MB 3D V-Cache, oder gar 48MB + 96MB 3D V-Cache.
Der Fantasie sind da fast keine Grenzen gesetzt.
Bis auf das Eine, nämlich das es wahrscheinlich ist, das AMD weiterhin wohl nur eine 3D V-Cache Chiplet Größe für alle Varianten anbieten wird. Dies ist einfach kosteneffizienter.

Daher hoffe ich auf eine CPU die vielleicht folgendermaßen aussehen könnte:
12p Cores (SMT 24 Threads) bis zu 6GHz, 48MB L3 Cache + 64 - 96MB 3D V-Cache darunter.
(Total 112 - 144MB)

Eine solche CPU dürfte von Intel wirklich extrem schwer zu toppen sein.
Nichts ist unmöglich, aber ich kann mir im besten Willen nicht vorstellen wie Intel,
gerade wenn es um Gaming geht hier mithalten könnte.
Um diese CPU zu übertreffen, müssten sie wohl ausgehend von Arrow Lake die Performance fast
verdoppeln. Das ist einfach nur brutal wie schnell sich doch die Dinge ändern können.

 

[danyundsahne]

@BloodReaver87 @janer77
Wenn es wirklich 12 Zen 6 Kerne Chips gibt + 4-12 Zen 6c Kerne, gehe ich eher von AM6 aus. Letztlich behaupte ich auch, dass AMD schaut, wie es bei Intel weiter geht.

Ich denke nicht dass für den mischbetrieb von Zen6 und den dichten Varianten Zen6c ein neuer Sockel her muss.

Das steht und fällt damit ob Zen6 schon DDR6 unterstützen soll.
Da DDR6 aber erst 2027 rauskommen soll und Zen6 schon 2026 erscheinen soll, wird dieser wohl noch auf AM5 erscheinen.
Da bin ich eher bei den aktuellen Gerüchten.

 

[stefan92x]

Also in AMD-Sprache v.a. weniger direktem Cache bei den Kernen, was ja der einzige Unterschied in der Differenzierung der Kerne war,

Da gibt es aber noch mehr Unterschiede als nur den Cache. Die kleinen Kerne sind dichter gepackt und haben dadurch weniger Taktpotential. Da einen Mittelweg zu gehen würde zu viel Singlethread-Performance kosten.

 

[latiose88]

ich gehe auch davon aus ,das höchstens ein 12 Kern Die kommen wird.Zumindest sind so 2x12 Chiplet möglich aber auch 16 Kerne aus 2x8 wie immmer oder aus den 2x12 wenn welche defekt sein sollten.AMD köönnte es mischen.Haben ja auch teildefekte CPU Prouziert.Das wird für AMD keine hohen kosten Entstehen aber dennoch gut Wirtschaftlichkeit durch Verkauf und so.

 

[ArrakisSand]

Ach ja eine 2x10 bzw. 2x8 Variante wäre meiner Meinung mehr als sinnvoll.
Denn gerade der 9900X (3D) mit seinen 2 x 6 Kernen, scheint mir momentan im ganzen AMD Produktportfolio am unattraktivsten zu sein.
Ich denke das belegen auch die Verkaufszahlen.
Eine 2x10 Var. hingegen könnte man zu einem deutlich höheren Preis verkaufen, als es jetzt der Fall ist da dieser fast an den max. Ausbau mit 2x12 Kernen bei Games heranreichen sollte.
Einen 2x8 könnte man dann analog dem 9900X(3D) wiederum über den Preis verkaufen

 

[ETI1120]

Er scheint sich seiner Sache aber sehr sicher zu sein und erwähnt nach ziemlich exakt 10 min. das folgende:
What i could see when i'm looking on the diagram is non of them are little cores, 12 fully fledged zen 6 cores.

Er kann das Video immer noch löschen wenn er daneben gelegen hat.

Ergänzung (28. November 2024)

Zen 6 bedeutet dann voraussichtlich auch einen neuen Untersatz, richtig?

AMD hat die Unterstützung für AM5 für 2027+ zugesichert. Zen 6 auf AM6 und nicht auf AM5 zu bringen, wäre ein glatter Bruch dieser Zusage.

Ergänzung (28. November 2024)

Letztlich behaupte ich auch, dass AMD schaut, wie es bei Intel weiter geht.

Das funktioniert nicht. Die Entscheidungen zu den Dies mit Zen 6 und wie das Packaging erfolgt sind alle schon längst getroffen.

Ergänzung (28. November 2024)

Kann ja auch zwei Versionen geben eine mit Zen6 und weniger Kernen oder eine mit Zen6C und mehr Kernen.

MLID ist sich aber sehr sicher, keine dense Kerne.

 

[Taxxor]

AMD hat die Unterstützung für AM5 für 2027+ zugesichert. Zen 6 auf AM6 und nicht auf AM5 zu bringen, wäre ein glatter Bruch dieser Zusage.

Bedeutet doch nur, dass 2027+ noch CPUs für AM5 kommen, nicht dass alle CPUs bis 2028 auf AM5 kommen müssen.
Das können genausogut Zen5 Refreshes sein, wie bei AM4 auch vor 4 Monaten noch die 5000XT CPUs kamen

 

[ETI1120]

Denke nicht das man das auf einem CCD mixt... Ein Mix wäre nur bei einem monolithischen Design der APU aktuell ein Thema.

Und wie macht AMD in Zukunft Hydrid Designs, oder verabschiedet sich AMD schon wieder davon?

Da wäre der Sprung zu groß. Zumindest bei den regulären Zen6 Kernen.

75 mm² mit 12 Kernen in N3P ist auch sportlich, vor allem wenn man bedenkt wie viel Fläche SRAM auf dem CCD einnimmt. Die Kerne werden noch ein paar Transistoren dazubekommen, ...

Zudem die Yield bei kleineren Designs besser ist...

Aber dann geht AMD bei Zen 6 Dense in die vollen und macht ein 175 mm² großes Die?

Leider habe ich noch keine offiziellen Werte zur Dies Size vom Zen 5 dense CCD gesehen.

175 mm² erscheinen mir im übrigen sehr groß, da müsste sich außer der Anzahl der Kerne noch etwas anderes getan haben.

Zudem könnte man wenn man die Latenz und Effizient bei Chiplet Designs in den Griff bekommt mit 8 Kern CCDs auch Mobil integrieren und dann wirklich alles aus dem Baukasten liefern.

Das ist doch genau das was der letzte Satz auf der Folie von MLID sagt: 1 CCD und 3 verschiedene IODs integriert jeweils auf einem Interposer

Ergänzung (28. November 2024)

Bedeutet doch nur, dass 2027+ noch CPUs für AM5 kommen, nicht dass alle CPUs bis 2028 auf AM5 kommen müssen.
Das können genausogut Zen5 Refreshes sein, wie bei AM4 auch vor 4 Monaten noch die 5000XT CPUs kamen

Mit Zen 5 Resteverwertungen kann sich AMD nicht aus dieser Zusage rausreden.

Ab 2028 ist IMO ein Zeitraum bei dem aus aktueller Sicht ein Umstieg auf DDR6 realistisch ist.

Ergänzung (28. November 2024)

Mit schnellerer IOD-Anbindung ist es dann auch sinnvoll die Anzahl Kerne pro Chiplet zu erhöhen, was insofern alles andere als überraschen käme.

Wenn AMD die Anzahl der Kerne erhöht, teilt sich das Plus an Bandbreite auf mehr Kerne auf. Wieviel Plus bleibt dann je Kern übrig?

Ergänzung (29. November 2024)

Interessant wird aber so oder so die Aufteilung innerhalb eines CCDs in Bezug auf die Anzahl der CCX. Mir persönlich würde ein 12C-CCD (Zen 6) mit 1x 48 MB L3-Cache gut schmecken, einer mit 2x 24 MB L3-Cache eher weniger. Natürlich müsste dann aber auch die Bandreite stimmen, damit die vielen Kerne sich mit ihren Zugriffen nicht zu sehr in die Quere kommen.

MLID sagt 75 mm², N4P => N3P skaliert bei SRAM um ca 5 % 50 % mehr Kerne und 50 % mehr L3 cache wird hart mit nur 5 % mehr Die Fläche

 

[latiose88]

Es sei denn AMD macht ein Cut beim Cache.Aber dann würde sich AMD selbst Ketten anlegen bei mehr Kernen mmit weniger CP Cache und so.

 

[ETI1120]

Denke ich auch 16 wären einfach zu viel des Guten und würden den CCD Size nur unnötig aufblähen.
12p Kerne (SMT 24 Threads) sind meiner Meinung nach der Sweet Spot und decken damit >90% des CPU Desktop-Marktes ab.

16 Kerne wären für die Server interessant.
8 Kerne sind aktuell und auf lange Sicht auf dem Desktop was die Anzahl der Konfigurationen betrifft ideal.
Wenn AMD auf ein 12 Kern CCD wechselt, muss es IMO eine Einsteigerlösung darunter geben.

 

[Matthias B. V.]

Und wie macht AMD in Zukunft Hydrid Designs, oder verabschiedet sich AMD schon wieder davon?

Ein Zen 6 CCD und ein Zen 6C CCD dann hast ja ne Kombi. Oder halt weiterhin bei APUs monolithisch...

75 mm² mit 12 Kernen in N3P ist auch sportlich, vor allem wenn man bedenkt wie viel Fläche SRAM auf dem CCD einnimmt. Die Kerne werden noch ein paar Transistoren dazubekommen, ...

Würde mich nicht wundern wenn man urgendwann den L3 Cache auslagert auf ein Layer 3D Cache oder wie Intel mit Adamantium Cache

Aber dann geht AMD bei Zen 6 Dense in die vollen und macht ein 175 mm² großes Die?

Leider habe ich noch keine offiziellen Werte zur Dies Size vom Zen 5 dense CCD gesehen.

175 mm² erscheinen mir im übrigen sehr groß, da müsste sich außer der Anzahl der Kerne noch etwas anderes getan haben.

Wie gesagt kann auch nur spekulieren.

Das ist doch genau das was der letzte Satz auf der Folie von MLID sagt: 1 CCD und 3 verschiedene IODs integriert jeweils auf einem Interposer

Ergänzung (28. November 2024)

Ja wird mehr in die Richtung gehen aber ist trotzdem noch Luft nach oben

 

[ArrakisSand]

75 mm² mit 12 Kernen in N3P ist auch sportlich, vor allem wenn man bedenkt wie viel Fläche SRAM auf dem CCD einnimmt. Die Kerne werden noch ein paar Transistoren dazubekommen, ...

Ich habe mir das mal Pi x Daumen durchgerechnet und ich komme am Ende ziemlich genau auf die 75mm².
Aber wie gesagt das folgende ist mit einer Prise Salz zu genießen.

Für mich ergibt das Ganze auf jeden Fall Sinn, ohne zu sehr auf Details einzugehen, scheint es AMD bei Zen 5 fertig gebracht zu haben, den prozentualen Anteil den der L3 auf dem CCD benötigt durch eine erhebliche Komprimierung der Transistoren (man könnte fast schon von Hexenwerk sprechen) von ca. 1/3, auf noch nicht einmal 1/4 zu reduzieren.

Ich gehe daher sogar davon aus, dass es nicht nur möglich sein sollte 12 Kerne auf eienm CCD unterzubringen, sonder zusätzlich es auch möglich sein sollte, den L3-Cache von 32MB auf 48MB zu erhöhen.

Noch etwas ausführlicher gesagt, 32 MB L3-Cache benötigen bei Zen 4 ca. 24 mm², bei Zen 5 hingegen nur noch ca. 15.7 mm². Das sind relativ zu den 75 mm² gerade einmal ca. 21% der Fläche die auf dem CCD dafür benötigt werden.
Fiktive 48 MB L3 würden so nebenbei gerade einmal 23.5 mm² auf einem Zen 5 CCD, bzw. ca. 8 mm² mehr Fläche beanspruchen.

Nun SRAM skalliert ja bekannt deutlich schlechter als Logic der unter anderem die CPU Kerne beinhaltet.
Was aber nicht heißt das TSMC 3nm nicht doch auch dort überschaubare, kleinere Verbesserungen mitbringen sollte.
Sicherlich bei weitem keine 1.7 (bzw. 1.6 N4P/N3) wie es bei Logic N3 vs. N5 der Fall ist, aber ich meine irgendwo gelesen zu haben das ein Faktor von ca. 1.1 - 1.2 bei einem solchen Node Sprung durchaus als realistisch betrachtet werden sollte.
Hopla gerade den folgenden Artikel gesehen. Es war wohl ursprünglich auf Seitens TSMCs von einer SRAM Skalierung von 1.2 die Rede, aber real scheint man bei N3 an unerwartete Grenzen zu stoßen und es kann nur ein Faktor von 1.05 erreicht werden.
Link Techpowerup.com

23.5 mm² / 1.1 = 21.5 mm² (TSMC N3) 23.5 mm² / 1.05 = 22.5 mm² (TSMC N3)
(Ich gehe mal von einem relativ konservativen Wert von 1.1 aus den selben Faktor werde ich auch nachfolgend für den L2 / IF / PHY verwenden)

Kleine Erläuterung wo der Unterschied zwischen N4P und N5 liegt:
"In October 2021, TSMC introduced a new member of its "5 nm" process family: N4P. Compared to N5, the node offered 11% higher performance (6% higher vs N4), 22% higher power efficiency, 6% higher transistor density and lower mask count. TSMC expected first tapeouts by the second half of 2022"

Zen 5 (Core without L2)
3.7 mm² (ohne L2) / 1.7 = 2.2 mm² x 12 = 26 mm²
3.7 mm² (ohne L2) / 1.6 (incl +6% Density N5 / N4P) = 2.3 mm² x 12 = 28 mm² (TSMC N3)

Zen 5 (Core with L2)
4.8 mm² (with L2)
L2 only
Diff. 4.8 - 3.7 = 1.1 mm² / 1.1 = 1.0 mm² x 12 = 12 mm² (TSMC N3)
Diff. 4.8 - 3.7 = 1.1 mm² / 1.05 = 1.05 mm² x 12 = 12.5 mm² (TSMC N3)

Rest vom CCD bei Zen 5:
SMU incl Infinity fabric and PHY = 15.3 mm² / 1.1 = 14 mm² (TSMC N3)
SMU incl Infinity fabric and PHY = 15.3 mm² / 1.05 = 14.5 mm² (TSMC N3)

21.5 mm² + 28 mm² + 12 mm² + 14 mm² = 75.5 mm² (TSMC N3)
22.5 mm² + 28 mm² + 12.5 mm² + 14.5 mm² = 77.5 mm² (TSMC N3)
Es ist noch anzumerken, dass der SRAM Density Faktor von 1.05 nur für N3B gilt, der voraussichtlich für Zen 6 verwendete N3P Prozess dürfte nochmals einige wenige % besser sein.

 

[ETI1120]

Würde mich nicht wundern wenn man urgendwann den L3 Cache auslagert auf ein Layer 3D Cache oder wie Intel mit Adamantium Cache

Wieso wundern, diese Option war im Moment offensichtlich, an dem AMD den 3D V-Cache präsentiert hat.

Dass es bisher nicht geschehen ist liegt an den Kosten für das Hybrid Bonding. Es gibt ein Satz von Patentanträgen von AMD, die zeigen was alles möglich ist, sobald die Kosten von Hybrid Bonding so weit gefallen sind, dass die 3D Stacking mit Hybrid Bonding ein Standardprozess wird.

Was sich daraus ergibt ist weit interessanter als das was MLID aufgetischt hat. Sollte MLID bezüglich Zen 6 recht haben, ist es schlicht und einfach enttäuschend, weil durchgreifende Änderungen eben nicht mit Zen 6 kommen.

 

[Alesis]

Das funktioniert nicht.

Deine Eigenart Teile einer Meinungen aus dem Kontext zu nehmen um irgendetwas zu meinen, was nicht geschrieben wurde.
Ja, da bin ich voll bei dir, dies funktioniert nicht. Warum machst du das dann? War da wirklich nachdenken eine Option für dich?
Letztlich bringt deine Aussage keinerlei Erkenntnis, ob nun Zen 6 für AM5, oder AM6 kommt, oder sogar für beide Sockel. Denn eine aktuellere Plattform wird 2026 nötig sein.

Ich hatte geschrieben:
Wenn es wirklich 12 Zen 6 Kerne Chips gibt + 4-12 Zen 6c Kerne, gehe ich eher von AM6 aus. Letztlich behaupte ich auch, dass AMD schaut, wie es bei Intel weiter geht.

Zumal meine Reaktion auf die Meinung um Zen 6 möglicherweise für AM5 folgte. Was natürlich auch noch dadurch offensichtlich ist, dass ich auf die Personen bezogen antwortete.

Da DDR6 aber erst 2027 rauskommen soll

Ich denke aber, dass man 2026 eine frische Plattform bringen muss.
Von Zen 4 auf 5 waren es 23 Monate, - ein paar Tage. Intel will sicherlich auch 24 Monate nach 1851 eine neue Plattform bringen. Schon heute ist die 1851 Plattform etwas moderner als AM5. Deswegen denke ich, dass AMD ganz sicher auch Intel in ihre Entscheidungen mit einbezieht.

 

[Taxxor]

Mit Zen 5 Resteverwertungen kann sich AMD nicht aus dieser Zusage rausreden.

Warum nicht?
Wie gesagt die Zusage ist doch nur dass der Sockel noch so lange unterstützt wird, also noch Sachen dafür raus kommen werden, es BIOS Updates gibt etc.
Und das kann genau so gut parallel zu einem Sockel AM6 passieren, exakt so wie bei AM4 und AM5.

Ich denke im übrigen auch, dass Zen6 für AM5 kommen wird, aber AMDs Aussage bzgl der Sockelunterstützung ist hierbei für mich keine Garantie

 

[stefan92x]

Schon heute ist die 1851 Plattform etwas moderner als AM5.

Ist das nicht eher eine Frage des Chipsatzes und nicht des Sockels an sich?

 

[danyundsahne]

@stefan92x Eben, AMD kann und wird ja sicher dann für Zen6 auch einen neuen Chipsatz X970(E)/B950 bringen mit AM5 Sockel.
Und der kann ja dann entsprechend auch eine bessere USB4 Anbindung (hoffentlich nativ) mit mehreren Lanes, etc pipapo haben. Und so wieder mit Intel gleichziehen.
Aber das wird man dann sehen wenns soweit ist.