News AMD Ryzen und Epyc mit Zen 6(c): Gerüchte zu Medusa Ridge, Point, Halo und Epyc „Venice“

[SaschaHa]

MLID sagt 75 mm², N4P => N3P skaliert bei SRAM um ca 5 % 50 % mehr Kerne und 50 % mehr L3 cache wird hart mit nur 5 % mehr Die Fläche

Das ist richtig, daher wären 16 Kerne ja umso unwahrscheinlicher, das war ja mein Argument

Dass ein 12 Kern-CCD aber auch mit etwas mehr Cache einhergeht als die bisherigen 8 Kern-CCDs, davon würde ich schon ausgehen. Bei Zen 5 nehmen die 32 MB L3-Cache ja lediglich 22,4% bzw. 15,7 mm² der Fläche ein, von daher würden 16 MB mehr Cache ja lediglich 7,85 mm² mehr Fläche bedeuten, und das halte ich für plausibel und noch vollkommen im Kostenrahmen.

Wäre Zen 5 mit 48 MB L3-Cache gekommen, hätte der Cache lediglich 30,2% der Fläche* eingenommen, bzw. 23,55 von mm². Bei Zen 4 waren es immerhin noch 34,6% bzw. 24 mm², da der Cache dort noch nicht gut optimiert war. Von daher halte ich 48 MB bei einem 12 Kern-CCD für sehr wahrscheinlich, auch wenn die Fläche dann minimal wachsen sollte.

Spoiler: *Rechnung

(22,4*1,5)/(100+22,4/2)*100 = 30,2158

 

[Alesis]

Ist das nicht eher eine Frage des Chipsatzes und nicht des Sockels an sich?

Wenn mehr Lanes von der CPU kommen, reichen da die 1718 Pins?

 

[BxBender]

Und eine Sache erhoffe ich mir: Intel hat bei Arrow Lake eine Sache geschafft, nämlich die Effizienz v.a. im Low-Power-Bereich gesteigert.

Die Ultra Cores brauchen doch aber im Idle 10 Watt mehr als Gen 14., also der große Vorteil, den sich die Intel Leute für den Kauf der bis zu 450 Watt Schleudern immer eingeredet haben, ist nun auch mehr oder weniger nicht mehr relevant.
Das waren also vorher beim ganzen System meinetwegen 70 zu 90 Watt für Intel, jetzt ist es also dann 80 Watt.
Lustiges Detail am Rande: den Hauptanteil der eingesparten Strombedarfs unter Vollast komtm einzig und allein aus dem Zustand, dass die neuen Ultras einfach sehr viel niedriger takten als die hochgezüchteten Gen 11 bis 14er.
Schaut euch die nvidia 4090 an.
Zieht wirklich bis zu 450 Watt.
Aber wenn man sie absichtlich im Takt einschränkt und dann auch weniger Spannugn benötigt.
Ta-ta! Läuft die Kiste auch mit nur 350 Watt oder gar 250 Watt wunderbar, nur halt mit weniger Leistugn am Ende.
So arbeiten die Ultra Cores bei Intel nun auch.
Dank verbesserter IPC kann das zum Teil wieder ausgeglichen werden, in etlichen Situationen aber auch nicht, auch wegen dem fehlendem HT.
Die Vorgehensweise ist aber definitiv richtig und seit Jahren längst überfällig gewesen.
Takt und Leistung um jeden Preis ist nicht alles.
Um aber wirklich ein rundum gelungenes Produkt zu liefern, um die Effizienzschiene zu fahren, hätte man das mit dem höheren Idle-Verbrauch nicht vermurksen dürfen.
Damit entfällt ja der Kaufgrund, warum man sich das jetzt auch wieder schönreden muss.
Ich denke das zeigt auch seine Wirkung, wenn Mindfactory im Birthdaysale mal eben 4000 Prozessoren einer einzelnen AMD CPU (nicht der 9800 X3D) hinstellt, aber nur 5, 10 und 25 Stück von 3 Ultras, wo man sogar jeweils 2 Stück abnehmen darf. lol

 

[stefan92x]

Wenn mehr Lanes von der CPU kommen, reichen da die 1718 Pins?

Nein, aber AM5 bringt 28 PCIe 5.0 Lanes mit. Das sind genauso viele wie LGA1851 rausführt, wo aber noch 4 4.0 Lanes dazu kommen von der CPU. Das ist jetzt in meinen Augen kein entscheidender Unterschied, damit kann man auch bei AMD meiner Meinung nach gut leben. Bisschen besser ist die Intel-Plattform damit aber schon, das will ich auch nicht verschweigen. Trotzdem hängt meiner Meinung nach eben viel mehr am Chipset als am Sockel, da hat AMD mehr Luft nach oben.

 

[Alesis]

@stefan92x
Ok, danke für die Info.
Wobe1851 eine höhere Datenrate zwischen CPU und Chipsatz hat.

 

[latiose88]

@BxBender
was schriebst du denn da. Also die ultras mögen etwas nachgelassen haben bei idle aber sie sind noch immer sparsamer als bei AMD. Das ist also nach wie vor positiv. Klar wen das stört das anstatt 8 Watt nun 12 Watt im idle. Aber bei AMD als ich habe ja ein AMD sind es 25-35 Watt im idle. Also ich wäre sogar froh nur 12 Watt zu haben. Wobei meiner eher in ständiger niedriglast ist weil firafox und so ständig im Hintergrund läuft. Ich kann ja mal schauen wie da bei Intel der Verbrauch im idle ist weil ich ja ein Laptop mit i7 4700hq und ein gedrosselten i7 6950x habe.
Alles nur niedrige teilast. Bei 8 Watt ist ja also Schluss. 8-12 Watt ist also im Ramen wo ich als gut empfinde. Hauptsache die Leistung stimmt dann am Ende auch.

 

[Tharan]

Die Ultra Cores brauchen doch aber im Idle 10 Watt mehr als Gen 14., also der große Vorteil, den sich die Intel Leute für den Kauf der bis zu 450 Watt Schleudern immer eingeredet haben, ist nun auch mehr oder weniger nicht mehr relevant.

Es geht nicht um Idle oder irgendwelche Verbräuche bei Maximaltakt, es geht rein um das hier in meiner Ausführung:

Diese Kurve bis 100W zeigt ganz klar, dass Intel im Low-Power-Bereich bis "Normal-Power-Bereich", nachdem 65W-CPUs ja teilweise bis 90W boosten, einen guten Schritt nach vorne gemacht hat in der Effizienz. AMD skaliert besser mit jedem Watt das dazu kommt, weil die Kurve steiler ist, aber grundsätzlich ist Intel hier ein großer Schritt gelungen und man ist erstmal effizienter wenn wenig Power verfügbar ist. Und v.a. bei kleinen Homeservern, bei Teillastszenarios oder bei Mini-PCs und Notebooks ist hier somit noch was nachzuholen für AMD.

 

[stefan92x]

@stefan92x
Ok, danke für die Info.
Wobe1851 eine höhere Datenrate zwischen CPU und Chipsatz hat.

Wobei das eben nicht unbedingt vom Sockel abhängt. AMD nutzt ja einfach PCIe Lanes für die Anbindung, da spricht technisch auch nichts dagegen, x8 statt x4 zu nutzen. Gäbe dann zwar nur noch 20 freie Lanes von der CPU, aber ein Chipsatz mit entsprechend vielen Lanes würde das durchaus rechtfertigen können.

Das wäre dann quasi ein Threadripper-Chipsatz, WRX80 ist ja mit PCIe 4.0 x8 an die CPU angebunden.

 

[Alesis]

@stefan92x
Offen bleibt weiterhin, was Intel 2026 bieten wird können.
Wir können gespannt sein. Ich würde allerdings heute noch nicht davon ausgehen, dass Zen 6 für AM5 kommt.

 

[stefan92x]

@Alesis das ist natürlich richtig. Aber ich erwarte persönlich nicht, dass es einen zweiten DDR5-Sockel von AMD geben wird. AM6 erwarte ich mit DDR6, und das wird noch nicht 2026 passieren.

 

[Perdakles]

AMD hat die Unterstützung für AM5 für 2027+ zugesichert. Zen 6 auf AM6 und nicht auf AM5 zu bringen, wäre ein glatter Bruch dieser Zusage.

Mit Zen 5 Resteverwertungen kann sich AMD nicht aus dieser Zusage rausreden.

Ich denke aber, dass man 2026 eine frische Plattform bringen muss.

Ich bringe mal noch die folgende Option ins Speil:

AMD könnte einen Hybrid IMC in den IO Die von Zen6 integrieren um Unterstützung für DDR5 auf AM5 und DDR6 auf AM5+/AM6 zu gewährleisten. Das wäre nicht das erste mal, dass AMD sowas gemacht hat (ich meine zu AM2/AM3 Zeiten) und Intel hat es mit AL und RL ja auch vorgemacht. Damit könnte man alle zufrieden stellen:

1. AM5 Nutzer die nur eine neue CPU wollen setzen einfach die neue CPU ein und sind fertig
2. Kunden die bspw. von einer älteren Plattform umsteigen, können sich aussuchen ob sie auf AM5 (zu dem Zeitpunkt dann relativ günstig mit DDR5) oder direkt auf AM5+/AM6 (sicherlich recht teuer in Kombination mit DDR6) umsteigen möchten. Damit würde man vermeiden, dass die Plattformkosten zum Problem für den Absatz der CPUs werden, wie es beim Umstieg auf AM5 der Fall war.

 

[Limit]

8 Kerne sind aktuell und auf lange Sicht auf dem Desktop was die Anzahl der Konfigurationen betrifft ideal.

Sicherlich sind 8 Kerne zur Zeit der Sweetspot, aber dieser bewegt sich langsam aber stätig höher. Während AMD das Segment bei den Non-X3D-Versionen hinreichend abdeckt ist das bei den X3D-Varianten schwieriger. Für diese müsste man dann zukünftig entweder beide CCDs mit 3D-Cache ausstatten oder eben ein größeres CCD anbieten.

Wenn AMD auf ein 12 Kern CCD wechselt, muss es IMO eine Einsteigerlösung darunter geben.

Dieses Segment könnte man durch (evtl. teildeaktivierte) APUs abdecken.

AMD könnte einen Hybrid IMC in den IO Die von Zen6 integrieren um Unterstützung für DDR5 auf AM5 und DDR6 auf AM5+/AM6 zu gewährleisten. Das wäre nicht das erste mal, dass AMD sowas gemacht hat (ich meine zu AM2/AM3 Zeiten) und Intel hat es mit AL und RL ja auch vorgemacht. Damit könnte man alle zufrieden stellen:

Das ist mMn eine sehr gute Idee, denn im Vergleich zu den CPU-Kosten sind die Kosten für die Plattform/Mainboard (vor allem bei AM5) überproportional gestiegen. PCIe5 ist nach wie vor im Desktop-Segment mehr "Nice to have" denn eine Notwendigkeit und ob DDR6 außer für APUs mit dicker iGPU wirklich viel bringen wird muss sich erst zeigen. Daher dürfte selbst die Kombination aus DDR6 + PCIe6 für viele kein hinreichender Grund für einen Plattform-Wechsel sein. Da macht es Sinn bei den CPUs eine Übergangsgeneration zu haben, die auf alter und neuer Plattform lauffähig ist.

 

[ETI1120]

Das ist richtig, daher wären 16 Kerne ja umso unwahrscheinlicher, das war ja mein Argument

Das Leak sagt 12 Kerne mit ca. 75 mm2.

Wenn es auch noch 50% mehr L3-CACHE wird ist das ganz schön sportlich.

Die 60 % Skalierung für Logik passt nicht zu den Diagrammen mit FinFlex. IMO wird das weniger.

Zen 6 wird bei der Anzahl der Transistoren ebenso zulegen wie Zen 4 und Zen 5. SRAM belegt auch im Kern viel Fläche. AFAIK skaliert SRAM mit 5 %.

Ein offener Punkt sind die IF Links.

Alleine mit dem Shrink werden auch 12 Kerne auf 75 mm2 eng.

16 Kerne sind nur machbar wenn AMD den Aufbau des CCD radikal Ändert.

Die anderen Aspekte des Leaks wären wenn es so kommt eine glatte Enttäuschung. Alle Welt überlegt wie man die Silizium Interposer los wird und dann geht AMD auf Silizium Interposer. Und das ausgerechnet bei CPUS.

 

[latiose88]

villeicht hilft ja tsmc bei einem neuen martial oder dank der weiteren Verbesserung bei n3 geht doch noch was. AMD wird ja auch bei Material und so Forschen. villeicht geht ja noch was bei der Verkleinerung. So das AMD es ermöglicht Transistoren und so weiter zu schrumpfen oder AMD geht auch mehr Dichte. Egal was AMD anstellen wird. 16 Kerne wird auf einem chiplet zu eng werden. Zumindest besteht ja die Hoffnung auf 12 Kerne dies. Für mich wird das allerdings keine Rolle spielen weil ich eh nur nen kleines Leistungsplus haben würde. Es wird ja was von 5-10 % mehr Leistung spekuliert. Das ist alles viel zu wenig mehr Leistung. denke mal auch das es da besser sein wird auf Am6 zu warten. Wenn AMD also nicht die Kernzahl erhöht dann spätestens mit Zen 7, kann man so sagen.

 

[Volker]

Das Leak sagt 12 Kerne mit ca. 75 mm2.

Wenn es auch noch 50% mehr L3-CACHE wird ist das ganz schön sportlich.

Die 60 % Skalierung für Logik passt nicht zu den Diagrammen mit FinFlex. IMO wird das weniger.

Zen 6 wird bei der Anzahl der Transistoren ebenso zulegen wie Zen 4 und Zen 5. SRAM belegt auch im Kern viel Fläche. AFAIK skaliert SRAM mit 5 %.

Ja auf die Flächenangaben würde ich aktuell auch noch nicht so viel geben. Im Zweifel gehen sie auch wieder höher, hat man bei Strix ja gesehen. Du bekommst eben gerade auch für ne APU nicht alles unter. Auch Intels Chips wurde viel zu groß jetzt, obwohl sie schon gecuttet haben, bei Nvidia brauchen wir gar nicht anfangen, die sind immer an der Kotzgrenze .. aber nach oben
Also alles geht nicht, sie beißen dann in den sauren Apfel und nehmen den größeren Chip. Lieber da bissel mehr zahlen als im Markt dann nicht konkurrenzfähig zu sein und überhaupt nix verkaufen. Denn was bringt dir ein superkleiner Chip, den keiner will, weil der andere Riesenchip deinen plattmacht? Das Lehrgeld zahlt AMD bei Grafikkarten zur Genüge.

 

[SaschaHa]

Das Leak sagt 12 Kerne mit ca. 75 mm2.

Wir sind aktuell mindestens 1,5 Jahre vom Release entfernt. Aktuell würde ich diese 75 mm² als frühe Prognose bzw. einen Orientierungswert interpretieren, den man aber auch noch überschreiten kann.

Mit Zen 4c haben wir gesehen, wie viel Optimierungspotenzial innerhalb der Kerne besteht, wenn man einiges nur etwas neu anordnet und alles auf einen etwas niedrigeren Takt auslegt. Letzteres wird bei den "Non-c"-Kernen sicherlich nicht passieren, aber eine leicht verbesserte Anordnung einiger Komponenten könnte nochmal ein paar Prozente herausholen.

Und wie gesagt, 16 MB L3-Cache nehmen aktuell lediglich 7,85 mm² ein und sind im Vergleich zur Logik vermutlich günstiger bzw. wirken sich weniger stark auf den Yield aus. Eine leichte Erhöhung der Fläche zugunsten eines größeren L3-Caches wäre also vermutlich nicht so tragisch für AMD.

Fakt ist, dass Intel mit seinem 8+16-Design ordentlich Druck macht und AMD nicht ewig bei 16 Kernen bleiben kann. Und dass man die Anzahl der Kerne erhöht, den Cache aber gleich lässt, wäre ein gewagtes Spiel.

 

[stefan92x]

Und dass man die Anzahl der Kerne erhöht, den Cache aber gleich lässt, wäre ein gewagtes Spiel.

Nicht unbedingt. Derzeit ist relativ offensichtlich, dass der IF zwischen IOD und CCD eine ziemliche Bremse darstellt. Großer Cache kann diesen Effekt abmildern, aber ein deutlich schnellerer IF (ermöglicht durch technisch besseres Packaging), gegebenfalls in Kombination mit Unterstützung für schnelleren RAM, könnte den Bedarf an großem Cache auch einfach deutlich reduzieren. Cache steht ja nicht für sich alleine, da muss man die gesamte Kette DIMM -> RAM-Channel -> Memory-Controller -> Infinity Fabric -> Cache -> Core betrachten.

 

[latiose88]

ja ich gehe davon aus das die Abhängigkeit vom Cache sich auch verändert hat.Man kann auch so gestalten das die CPU sehr wenig Cache braucht.Durch das braucht man die Menge dann nicht zu verändern.
Da wird es also viele Möglichkeiten geben.Klar wäre die Menge an Kerne zu erhöhen aber die Menge an Cache gleich zu lassen ein gewagtes Spiel,aber es ist nicht gänzlich unmöglich und könnte wenn man es geschickt macht auch ein +/- 0 Kosten sein.Mehr Leistung wird es also auch dann bei gleicher Menge an Cache geben,aber halt nicht so hoch,das ist klar.

 

[ArrakisSand]

16 Kerne wären für die Server interessant.
8 Kerne sind aktuell und auf lange Sicht auf dem Desktop was die Anzahl der Konfigurationen betrifft ideal.
Wenn AMD auf ein 12 Kern CCD wechselt, muss es IMO eine Einsteigerlösung darunter geben.

Ich glaube dass es wie es MLID in seinem Video bereits erwähnte, nur einen 12 Kern CCD und die
daraus resultierenden davon abgeleiteten z.B.: 10 und 8 Kern Varianten im Desktop geben wird.
Ein separater, kleinerer Einsteiger CCD ist da eher unwahrscheinlich.
Klar wird es für AMD und vor allem für uns dadurch etwas teurer werden.
Denn von 70 auf 75 mm2 und von 4nm auf 3nm sind nicht gratis zu haben.

Aber der Sprung von 8 auf 12 bringt natürlich andere Vorteile wie zum Beispiel
eine feinere Untergliederung ihres Produktfolio.
Auch sollten sie nach Zen 6 wohl für einige Generationen bei 12 Kern CCDs bleiben.
Zen 7 und 8 könnten daher auch wieder etwas kosteneffizienter in der Herstellung
werden und sich wieder in den Bereich von ca. 70mm2 bewegen.

Für uns kann dies auf jeden Fall nur gut sein, wenn dadurch mit 8p Kernen eine neue minimale Basis geschaffen wird und die 8 Kerne die vorangegangenen 6 Kerner endlich beerben.

Jetzt muss nur noch Intel bei ihreren nächsten Gen. nachziehen und ihre 6p Kerner endlich beerdigen und durch 8 Kerner ersetzten.
Dann geht es hoffentlich auch mit der multi-core Performance bei Spielen, endlich einen Schritt weiter.

Bleibt dann nur zu hoffen das auch die PS6 / XBOX auf mindestens 12 Kerne setzen werden.

 

[latiose88]

Ja stimmmmt,für AMD wird es sich lohnen,weil die Konsolen Hersteller warten ja auf bessere CPUS. Mit der Lösung wird AMD was neueres Anbieten können.DIe konsolen könnten dann auf 12 Kerne hoch gehen.Durch das werden auch mehr Kerner besser ausgelastet werden.Ob das den Spielen gut tut,mal sehen.Man darf gespannt sein.