davidzo schrieb:
Diese Schlussfolgerung halte ich für Unsinn, da derzeit auf den Kernen ja auch dummy-silicon eingesetzt wird als "Spacer" für den abgeschliffenen Die. Thermisch sollte ein aktiver DIE nicht anders sein als ein passiver Dummy aus silizium. Im Gegenteil glaube ich wäre es gut da ein paar Copper Pillars für die thermische Ableitung einzubauen. Silizium mit Kupferstrukturen ist sicher besser als nur Silizium.
Ich meine mich zu erinnern, dass Silizium eh ein relativ bescheidenen Wärmetransport möglich macht. Sprich das Metall bringt Punkte, aber nen einfache Siliziumschicht drauf bringt hingegen eher wenig Punkte.
Allerdings muss man dazu sagen, dass das alles extrem dünn ist. Das ist nicht wie ne paar Millimeter dicke Platte. Oben auf dem Träger, egal ob nun mit Huckepack Cache oder nicht, sitzt eh eine Schutzschicht. Man muss den DIE abschleifen um überhaupt die Strukturen zu sehen. Hier im Fall von einem nachträglich angebrachten X3D Cache wird dann eben entsprechend die Schutzschicht an manchen Stellen wohl minimal dünner sein wo der Cache sitzt und beim Rest etwas dicker. Ist jetzt nicht so dass da ein riesen Versatz zu sehen wäre.
Was die Schlussfolgerung angeht, gemeint sein dürfte damit viele eher, dass Wärme abgegeben in den Bereichen, wo die Logik sitzt mit einer oder mehrerer Lagen Cache oben drüber halt für einen Hitzestau sorgen könnte/kann. Wohingegen bis dato (Zen3 und 4) der Cache wohl rein über dem anderen Cache gestapelt war. Sollte AMD das ändern, kann man das zumindest als potentielles Problem in Frage stellen. Aber mit 100% Sicherheit wird man das nicht ändern, wenn es nicht als Problem lösbar wäre. MMn ist das Thema eh etwas überbewertet, weil die CPU besteht nicht nur aus einer Lage - seit ewig schon ist das so. Das heißt, der Cache stacked zwar oben drauf, aber es wird einfach nur mehr. Was hier mit dem Cache besonders ist, sie bringen ihn nachträglich auf. Sprich sie schleifen den DIE ab und packen Cache drauf. Am Ende muss die Summe passen, die Energie muss abführbar sein, ob das dann durch
Tharan schrieb:
Das Video konnte man schon schön den Leuten um die Ohren hauen, die Zen 5 als simplen Refresh zu Zen 4 sehen, nur weil bei der Gaming-Performance nicht viel ankam.
??
Was meinst du damit? Es hat sich ja nicht sooo viel getan. Was du hier siehst ist einfach nur eine geänderte und optimierte Anordnung. Das ist auch nicht so selten zu finden. Gerade bei AMD, vor allem das Thema Packdichte geht extrem auseinander und AMD hat nicht zum ersten mal CPUs mit vermeintlich viel Cache (der eigentlich relativ dicht packbar ist) im Schnitt aber praktisch sehr großflächig gebaut.
Da gab es bspw. bei Zen3 im Desktop mit den CCDs ne relativ lasche Packdichte und eine (ich meine es waren fast 50%) höhere Packdichte bei den APUs im selben Prozess. Daran kann man genau gar nix ableiten, weil das letztlich nur ein Kompromiss aus verschiedenen Anforderungen darstellt. Höhere Packdichte bedeutet höhere Energiedichte bedeutet im Zweifel obenraus ein Temperaturproblem. Niedrigere Packdichte bedeutet pauschal gesagt (an den richten Stellen) meist mehr Takt usw. So kann man Schaltungen auch automatisiert dahingehend ausrichten, möglichst den besten Kompromiss aus verschiedenen Anwendungsszenarien zu finden.
Während früher bei Zen3 und 4 vielleicht noch die Die Size weniger entscheidend war, weil man sehr teurer den Cache oben drauf stacken musste, ist das möglicherweise heute einfach günstiger. Man kann also damit kalkulieren, mehr CPUs mit Huckepack Cache auszuliefern.
Es bleibt klein, aber doch nicht ganz so klein, wie ich annahm 
