Notiz CPU-Gerüchte: AMDs Server-Prozessoren „Milan-X“ mit Stapel-Cache

[Tawheed]

Bei 4 Fach Stapeln des Cash erhält man 2304 MB cache.

 

[nazgul77]

Warum sind die Intel 11000er dann im idle genauso hungrig wie die AMD 5000?
Liegt wohl zu einem guten Teil an PCIe 4.0. Ohne PCIe 4.0 wird es sparsamer.

Ich hatte vergessen zu sagen, dass ich mich auf die Server-Chips bezog.

Wusste gar nicht, dass Intels 11000er im Idle-verbrauch zugelegt haben. Die PCIe-4-Bahnen und die DDR5-RAM-Kanäle sind mit Sicherheit große Verbrauchstreiber.

 

[Excel]

Ich hatte vergessen zu sagen, dass ich mich auf die Server-Chips bezog.

Wusste gar nicht, dass Intels 11000er im Idle-verbrauch zugelegt haben. Die PCIe-4-Bahnen und die DDR5-RAM-Kanäle sind mit Sicherheit große Verbrauchstreiber.

https://www.computerbase.de/2021-07/intel-core-i7-11700k-amd-ryzen-7-5800x-test/3/

Im Leerlauf überraschen die neuen Intel-CPUs erneut mit einer erhöhten Leistungsaufnahme. Zum direkten Vergleich hat die Redaktion auch den Vorgänger in Form des Core i9-10900K noch einmal auf das gleiche hochgezüchtete Z590-Mainboard (Asus ROG Z590 Maximus XIII Hero identisch mit MSI MEG Z590 Ace) inklusive Thunderbolt 4, WLAN und mehr gesetzt. Die Lücke fällt dort zwar geringer aus, bleibt aber vorhanden. PCIe 4.0 könnte wie bei AMD einen Anteil daran haben. Als Resultat steht Intels Plattform nun nicht besser da als AMDs CPUs auf modernen Boards.

 

[andi_sco]

Wie sieht es eigentlich mit dem Abführen der Wärme aus

Das Silizium leitet wohl gut Wärme ab/durch

 

[jemandanders]

Wie sieht es eigentlich mit dem Abführen der Wärme aus, wenn dann irgendwann bis zu 8 Lagen gestapelt werden? Irgendwie muss man ja auch die Abwärme der unteren und mittleren Lagen zum HS bekommen.

Die 3D Caches werden direkt über den Cache der CPU gesetzt. Dort fällt auch deutlich weniger Wärme an. Und wie @andi_sco schon sagte, Silizium ist nicht der schlechteste Wärmeleiter.
AMD hatte vor einigen Jahren auch schon ein oder mehrere Patente zum Wärme nach oben abführen zugesprochen bekommen. Ob die hier genutzt werden? K. A.

 

[stefan92x]

Die Architekturentwicklung bei Zen scheint quasi auch weitestgehend ausgeschöpft zu sein, wenn man sich schon nur noch mit Unmengen an Cache retten kann.

Das würde ich so nicht sehen. 3D-Cache ist schon etwas was sich als sehr wertvoll erweisen kann. Schneller Cache ist unbezahlbar für viele Anwendungen (nicht für alle zugegebenermaßen, aber für viele), aber aufgrund der begrenzten Die-Größe nur schwer zu vergrößern. Wenn man das stapeln kann, behält man die Vorteile eines extrem schnellen Caches, kommt aber in Abmessungen hinein die ansonsten nur mit zusätzlichen und dadurch sehr viel langsameren Bauteilen möglich war (siehe Crystalwell mit eDRAM oder in Zukunft Sapphire Rapids mit HBM).

Und auch die Möglichkeit dieses Verfahren zu nutzen ist Teil der Architektur, das sollte man nicht vergessen, dass das alles andere als trivial ist, das so einzuplanen.

 

[Nagilum99]

Das ist die erste Ausbaustufe des 3D-V-Cache mit 1 Hi Höhe und 64 MB, die maximale Ausbaustufe soll 8 Hi hoch werden und somit 8 x 64 MB = 512 MB pro Chiplet an zusätzlichem L3-Cache pro Chiplet groß werden.

Acht Chiplets: 8 x 32 MB + 8 x 8 x 64 MB = 4.352 MB
Zwölf Chiplets: 12 x 32 MB + 12 x 8 x 64 MB = 6.528 MB

Abwarten wie viel da am Ende wirklich geht und auch massentauglich umgesetzt wird.

 

[stefan92x]

Abwarten wie viel da am Ende wirklich geht und auch massentauglich umgesetzt wird.

Und vor allem auch wann es soweit sein wird. Ich persönlich vermute mal, dass es bei Zen 3 bei 1 Hi bleibt und dann Zen 4 vielleicht mit 4-8 Hi kommen könnte.

 

[Nagilum99]

Und vor allem auch wann es soweit sein wird. Ich persönlich vermute mal, dass es bei Zen 3 bei 1 Hi bleibt und dann Zen 4 vielleicht mit 4-8 Hi kommen könnte.

Mehr als einen zus. Layer halte ich in dieser Generation auch für unwahrscheinlich und beim Nachfolger würde ich eher auf 2 - 4 tippen. Am Ende muss der Leistungsgewinn auch im Verhältnis zu den Kosten stehen und der gewinn nimmt mit der Größe tendentiell kontinuierlich ab.