Herdware
Fleet Admiral
- Registriert
- Okt. 2011
- Beiträge
- 17.898
FrozenPie schrieb:So hätte man die Vorteile aus beiden Welten, allerdings auch mit den Kosten von beiden (einschließlich eines Hybriden oder doppelten Speichercontrollers)
Da könnte es sich dann aber doch leicht lohnen, auf DDR (haufenweise, latenzkritische Leiterbahnen auf dem PCB, eventuell mechanische Slots usw.) und den zusätzlichen DDR-Speichercontroller in der APU zu verzichten und statt dessen einfach ein paar mehr HBM-Chips auf die Stapel zu packen, für einen einheitlichen, großen und schnellen Shared-Speicher. Alles in einem einzigen, kompakten Bauteil.
Das scheint mir die wesentlich elegantere Lösung zu sein.
Es hängt einzig und allein davon ab, wie stark und schnell die Kosten für die HBM-Herstellung bei größeren Stückzahlen sinken können.