Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsEpyc-Prozessoren: AMD schließt Tape-out von Venice in TSMC N2 erfolgreich ab
AMD hat erfolgreich den Tape-out der nächsten Generation von Epyc-Prozessoren für das HPC-Segment, die unter dem Codenamen Venice laufen, im neuen TSMC-Fertigungsverfahren N2 mit Nanosheets abgeschlossen. Darüber hinaus war AMD erfolgreich bei ersten Tests und Validierungen der 5. Generation Epyc in der TSMC Arizona Fab 21.
Das Tempo das TSMC an den Tag legt ist Wahnsinn. Sie ruhen nicht, obwohl sie schon führen. Insofern gönne ich Ihnen auch den Erfolg.
Intel, Nokia und andere wurden für mangelden Fortschritt "belohnt"
Interessant, dass AMD tatsächlich mal das "First Product" stellt. Wenn ich mich nicht irre, war das bislang noch nicht der Fall, sondern Apple und Co hatten den Vortritt?
Ja da gebe ich dir Recht. Aber es sind auch einige AMD Ingenieure bei TSMC mit am entwickeln eines neuen Prozesses. Das AMD einfach mal eine PDF (Bauplan) an TSMC schickt und sagt, druckt mir das mal aus, funktioniert nicht. Das ist bei Apple, NVIDIA, Intel und co. genauso. TSMC entwickelt den Grundprozess und mit den jeweiligen Kunden wird er zur Perfektion gebracht.
Edit: Meine Hochachtung für Lisa Su wie sie AMD wieder auf Kurs gebracht hat und weiterhin am Erfolg des Unternehmens kämpft. Eine Hochintelligente Frau die mit ihrer schulischen Bildung und Berufserfahrung genau am rechten Platz sitzt.
@stefan92x
Es fallen einige Variationen bei den Bildern und den Aussagen auf.
Beim Wafer steht First Product im Hintergrund heißt es First HPC Product. HPC ist bei TSMC PC Server etc.
First HPC ließe den iPhone SoC als ersten Die offen. Es stellt sich auch die Frage mit welchem Die TSMC die Risc Production fährt. HVM für N2 ist für das 2. Halbjahr angekündigt.
Zarlak schrieb:
Ja da gebe ich dir Recht. Aber es sind auch einige AMD Ingenieure bei TSMC mit am entwickeln eines neuen Prozesses. Das AMD einfach mal eine PDF (Bauplan) an TSMC schickt und sagt, druckt mir das mal aus, funktioniert nicht. Das ist bei Apple, NVIDIA, Intel und co. genauso. TSMC entwickelt den Grundprozess und mit den jeweiligen Kunden wird er zur Perfektion gebracht.
Man kann heute Chips Design und Prozess Entwicklung nicht mehr getrennt durchführen. Beides muss Hand in Hand gehen. Das nennt sich DTCO Design Technik Co Optimierung.
Neben Kunden und TSMC sind auch noch die EDA Anbieter mit beteiligt.
Den Prozess entwickelt TSMC, aber dabei werden die Anforderungen der Kunden berücksichtigt.
TSMC ist quasi Technologie Monopolist und AMD räumt auch alles an Preisen ab was es so gibt.
Su und Wei haben mit ihren Firmen AMD und TSMC in den letzten Jahren sehr viel richtig gemacht, das wird nun belohnt.
Ich frage mich aber immer mehr was machen die Anderen so viel falsch ?
Ich fühle mich in einer Zeitschleife gefangen. Habe gerade vor zwei Wochen noch eine Venice-CPU samt Socket 939-Mainboard beim Elektroschrott abgegeben, schon taucht der Name für eine neue Architektur auf
Interessant, dass AMD tatsächlich mal das "First Product" stellt. Wenn ich mich nicht irre, war das bislang noch nicht der Fall, sondern Apple und Co hatten den Vortritt?
Aber trotzdem interessant wie schnell die auf N2 setzen. Zen5 ist noch nicht mal auf N3. Nur Turin Dense.
Ist die Frage was alles auf N2 kommt. Nur einzelne Dies (oder ein Einzelner) oder alle Zen6. Letzteres kann ich mir eigentlich nicht vorstellen. So schnell wird TSMC die Kapazität nicht ausbauen können.
Sehe ich ebenso. Mein Tipp ist, dass wir hier gerade das Äquivalent sehen - also den CCD für Venice Dense, während die "normalen" CCD vermutlich eher in einer N3-Variante kommen dürften. Außenseiterchancen gebe ich einem CCD, der auch für Mobilchips genutzt werden soll, da könnte aus Effizienzgründen auch N2 spannend sein.
Weiter so! AMD macht einen guten Job.
Schweiz: 5080 ab und an zu kaufen, 5090 gibts noch keine, die kommen erst nach Ostern! 2 Monate nach Release!
9070 Querbeet vorhanden!
Sehr schön, freut mich das es bei AMD so gut läuft ich bin schon sehr gespannt auf Zen6, hört sich alles sehr vielversprechend an, weniger Verbrauch und oder mehr Takt möglich mal sehen ob und wie sich das umsetzen lässt.
Mal sehen, was Intel 18A liefert. Auf dem Papier wäre Intel ja vorne, da der Prozess GAA und Backside-Power-Delivery bringen soll. Mal gucken ob es reicht.
Interessant, dass AMD tatsächlich mal das "First Product" stellt. Wenn ich mich nicht irre, war das bislang noch nicht der Fall, sondern Apple und Co hatten den Vortritt?
Haben sie ja auch weiterhin. AMD stellt nur das erste HPC-Produkt.
stefan92x schrieb:
Mein Tipp ist, dass wir hier gerade das Äquivalent sehen - also den CCD für Venice Dense, während die "normalen" CCD vermutlich eher in einer N3-Variante kommen dürften. Außenseiterchancen gebe ich einem CCD, der auch für Mobilchips genutzt werden soll, da könnte aus Effizienzgründen auch N2 spannend sein.
Schön zu sehen das sich TSMC nicht wirklich ausruht. Als größter Auftragsfertiger von Computerchips, hat TSMC auch ganz sicher auch eine sehr wichtige Stellung bei ASML und anderen Zulieferern. Denn man muss bedenken, ohne ASML wäre TSMC nicht so gut.
Ich denke genau das ist der Trick von TSMC, eine enge und gutlaufende Kooperation mit Partnern mit wahrscheinlich C-Level Management die das Geschäft auch verstehen.
Bei AMD mit Lisa genau so, Sie versteht das Business.
@Cr4y
Nach allem was bekannt ist liegt Intel 18A bei der Dichte bei N3P. Die Performance soll besser als N2 sein aber die Power schlechter IIRC auch als N3P.
Bei Backside Power ist nach den Vorträgen bei IEDM 2024 und ISSCC 2025 eine gewisse Ernüchterung eingetreten. Klar gibt es Vorteile, allerdings auch Nachteile. Backside Power wirkt sich negativ bei der Wärmeabgabe zum Heatspreader aus
ja wundert mich auch ein bisschen aber es steht ja nur Zen6 Venice, gut möglich das es ebenso nur der Dense ist, Zen6 soll ja auch für Desktop kommen, und 2nm sollen 30k je wafer gegenüber 20k für ein 3nm Wafer ist das ein Preisaufschlag von 50% in der Herstellung den man dann auch im Endprodukt umsetzten muss um nicht die Marge zu drücken
