News Intel AVX10, AVX10.2 und APX: Neue Instruktionen für mehr Leistung auf P- und E-Cores

[Volker]

In gleich vier Dokumenten enthüllt Intel die kommenden Instruktionen AVX10, AVX10.2 sowie APX. Sie werden ab Granite Rapids Einzug halten und das nicht nur in den großen P-, sondern auch in den E-Cores. Diese werden damit je nach Anwendung auf einen Schlag deutlich performanter und entwachsen so den Kinderschuhen.

Zur News: Intel AVX10, AVX10.2 und APX: Neue Instruktionen für mehr Leistung auf P- und E-Cores

 

[XRJPK]

Na super.. es hat Jahre gedauert bis sich AVX512 halbwegs verbreitet hat. Ich mein AVX512 ist aus dem Jahr 2013. Und nun zaubert man mal eben neue Instruktionen aus dem Hut, die wieder Jahre brauchen, bis sie auf AMD laufen usw.

Es wirkt ein bisschen so als müssen wir unsere CPU schneller machen, nur wie bekommen wir das hin?

 

[Hate01]

AVX-10 ist in erster Linie ein workaround für die E Cores. APX ist da deutlich interessanter, das hilft bei so gut wie jeder Anwendung, die damit kompiliert ist.

 

[Novasun]

Na super.. es hat Jahre gedauert bis sich AVX512 halbwegs verbreitet hat. Ich mein AVX512 ist aus dem Jahr 2013. Und nun zaubert man mal eben neue Instruktionen aus dem Hut, die wieder Jahre brauchen, bis sie auf AMD laufen usw.

Es wirkt ein bisschen so als müssen wir unsere CPU schneller machen, nur wie bekommen wir das hin?

Wieso auf AMD? AMD muss da gar nichts machen. Da die kein Big-/Little Design haben und wohl auch erst mal nicht verfolgen. Zumindest nicht so wie Intel das umgesetzt hat.
Bei AMD könnte ein Big-/Little Design so aussehen das man die höher gepackten Zen 4c Kerne mit normalen paart. Vorteil ist das sind vollwertige CPU Kerne - sie takten nur nicht so hoch..
Also Energie sparen sie. Das schöne für Entwickler - sie müssen da auf nichts Rücksicht nehmen. Denn die kleinen Kerne können alles was die großen auch können. Nur etwas langsamer...

 

[whynot?]

Mir fehlt hier der technische Background um das fundiert beurteilen zu können aber in der Twitter Community werden diese Änderungen sehr positiv aufgenommen.

 

[[wege]mini]

Ein gutes Angebot von der Hardwareseite.

Jetzt sind die Programmierer gefragt, ob es ein sinnvolles Angebot wird oder nicht.

Irgend wie fühle ich mich 30 Jahre in die Vergangenheit versetzt, als der erste Pentium MMX kam.

Wer braucht schon MMX? Die AM486 DX4-120 sind doch schnell genug.

mfg

 

[Volker]

Ja so war es halt immer. Dann kam alles SSE, dann AVX. Bei AMD zwischendurch 3DNow. Und so geht es weiter.
Hier jetzt was zu haten, was da in Zukunft kommt, ist wie Fortschritt zu haten.

 

[Matthias B. V.]

Das Instruktionen über alle Kerne verfügbar sind wird Zeit.

Generell hatte ich mir flexible Lösungen wie SVE2 von ARM erhofft.

Langfristig hoffe ich dass Intel / AMD die Altlasten (Legacy) über Bord werfen oder nur noch simulieren und eine Art Lean86 Architektur vorstellen - gerne auch zusammen - um gegen ARM und RISC-V besser positioniert zu sein.

Ansonsten sehe ich langfristig x86 auf dem absteigenden Ast. Was auch nicht so schlimm wäre und wir mehr Optionen hätten.

 

[CrustiCroc]

Ja so war es halt immer. Dann kam alles SSE, dann AVX. Bei AMD zwischendurch 3DNow. Und so geht es weiter.
Hier jetzt was zu haten, was da in Zukunft kommt, ist wie Fortschritt zu haten.

Danke. Ist so.

 

[Matthias B. V.]

Wieso auf AMD? AMD muss da gar nichts machen. Da die kein Big-/Little Design haben und wohl auch erst mal nicht verfolgen. Zumindest nicht so wie Intel das umgesetzt hat.
Bei AMD könnte ein Big-/Little Design so aussehen das man die höher gepackten Zen 4c Kerne mit normalen paart. Vorteil ist das sind vollwertige CPU Kerne - sie takten nur nicht so hoch..
Also Energie sparen sie. Das schöne für Entwickler - sie müssen da auf nichts Rücksicht nehmen. Denn die kleinen Kerne können alles was die großen auch können. Nur etwas langsamer...

Ganz so einfach wird es nicht sein. AMD unterstützt zwar AVX512 auf Zen und ZenC Kernen aber denke die neuen Intel Instruktionen können mehr als nur 512 Bit für E-Kerne.

 

[LamaMitHut]

Mir fehlt hier der technische Background um das fundiert beurteilen zu können aber in der Twitter Community werden diese Änderungen sehr positiv aufgenommen.

Geht mir ähnlich.

Bei sowas fände ich es schön, wenn es hier eine Einführung in die Thematik für Laien gäbe.

 

[ragnarok666]

APX scheint ja doch einen guten Performanceboost für alle Anwendungen zu bringen, sofern diese entsprechend kompiliert wurden. Da heißt es in den nächsten Jahren die Augen offen halten, wann die Extension in welchen Konsumerdprodukten verfügbar wird.
Ich gehe mal davon aus, dass Intel die technischen Spezifikationen mit AMD als x86 Lizenznehmer zeitnah teilen muss.

 

[konkretor]

Es verschwinden ja auch wieder Erweiterungen

https://en.wikipedia.org/wiki/Intel_MPX

Hier wurde MPX erwähnt in einem Forum Post

https://www.computerbase.de/forum/t...16-cannonlake-erst-2017.1493944/post-17633589

Die Frage ist ob AMD auch mitzieht und diese Erweiterungen einbaut. Können sollten sie es, die Frage ist, wollen sie es.

 

[stefan92x]

Mir fehlt hier der technische Background um das fundiert beurteilen zu können aber in der Twitter Community werden diese Änderungen sehr positiv aufgenommen.

Der entscheidende Punkt ist, dass Intel damit die unterstützten Instruktionen auf P und E-Cores vereinheitlicht. Das haben sie mit AVX-512 komplett vermasselt, wodurch das Feature nicht auf aktuellen Consumer-CPU existiert, sondern nur auf älteren (Cannon Lake bis Ice Lake)

 

[latiose88]

@Matthias b. V
Was ist denn bitte schön Lean86 und was ist SVE2 also ausgeschrieben sowie Bedeutung also was macht es so alles?


Achja will damit Intel avx 512 damit etwa ersetzten oder was heißt das für uns Konsumenten damit?

 

[Hito360]

Na super.. es hat Jahre gedauert bis sich AVX512 halbwegs verbreitet hat. Ich mein AVX512 ist aus dem Jahr 2013. Und nun zaubert man mal eben neue Instruktionen aus dem Hut, die wieder Jahre brauchen, bis sie auf AMD laufen usw.

Es wirkt ein bisschen so als müssen wir unsere CPU schneller machen, nur wie bekommen wir das hin?

wirkt eher als wenn du dich mit dedizierten und universalen Schaltkreisen auseinandersetzen solltest. oder x86 vs Hardwarebeschleunigung.

Generell sollte man nie Hardware kaufen fuer die es keine optimierte Software gibt.

Dass Befehlssaetze nicht direkt in Software uebergehen hat oft trifftige Gruende, in Intels Fall mit AVX warens mal wieder Hardwarebugs und Ueberhitzung - bestimmt nicht der Zeitpunkt ab wann AMD dann auch AVX anbot . . .

AVX warn Griff ins Klo wenn mans mal mit MMX vergleicht und wie schnell da SoftwareSupport zur Verfuegung stand.

 

[Dittsche]

...
Bei AMD könnte ein Big-/Little Design so aussehen das man die höher gepackten Zen 4c Kerne mit normalen paart. Vorteil ist das sind vollwertige CPU Kerne - sie takten nur nicht so hoch..
Also Energie sparen sie. Das schöne für Entwickler - sie müssen da auf nichts Rücksicht nehmen. Denn die kleinen Kerne können alles was die großen auch können. Nur etwas langsamer...

Richtig. Denn Big/SH.ittle braucht niemand im High Performance Segment! Da kann Intel dann gerne um seine Hardware-Workarounds, Software-workarounden. Viel Spass dabei. Hoffe nur das sie dabei nicht x86 weiter verk*ckeln, denn das muss sich auch gegen Arm und Apple behaupten. Ansonsten sind neue Instruktionen und die Entschlackung alter Instruktionen sehr zu begruessen. Da wird teils noch jahrzehntealte Legacy Gruetze mitgeschliffen. Und Apple implementiert hardwaretechnisch nur rein was sie fuer ihr software stack brauchen. Sehr effizient. Die m1/m2s kochen ansonsten auch nur mit Wasser (und viel Geld an TSMC).

 

[DevPandi]

APX ist da deutlich interessanter, das hilft bei so gut wie jeder Anwendung, die damit kompiliert ist.

Richtig und endlich löst Intel damit eine der größten Schwachstellen der IA32: nur 16 sichtbare Register für den Compiler, der entsprechend schneller auf Load und Storeanweisungen zugreifen muss.

Mit den 16 Registern kann man nun wesentlich länger im Compiler auf solche Sachen verzichtet werden.

Mir fehlt hier der technische Background um das fundiert beurteilen zu können aber in der Twitter Community werden diese Änderungen sehr positiv aufgenommen.

Sind diese auch.

AMD unterstützt zwar AVX512 auf Zen und ZenC Kernen aber denke die neuen Intel Instruktionen können mehr als nur 512 Bit für E-Kerne

Ne 512 ist optional. Im Endeffekt wird hier alles vereinheitlicht.

 

[Dark Soul]

Niiiice! Wird aber auch Zeit

Mehr Register =

Hatte im letzten Semester noch meine Studenten gefragt wie wohl in Zukunft Intels Naming aussehen wird. AVX, AVX2, AVX512, ...? Mit AVX10.2 hat inkl. mir, niemand gerechnet

Richtig. Denn Big/SH.ittle braucht niemand im High Performance Segment! ...

Zuhause Spiele spielen ist kein High Performance Segment Wenn ein Rechenzentrum mit 100'000 solcher CPUs während einer Flaute weniger Strom verbraucht, bringt das allen etwas

Ansonsten sind neue Instruktionen und die Entschlackung alter Instruktionen sehr zu begruessen.

Agreed.

Da wird teils noch jahrzehntealte Legacy Gruetze mitgeschliffen ...

Ist vor und Nachteil - bei Apple muss ein neues Gerät her. Das ist aber nicht immer möglich - denn ein neues Gerät in der Pharma kostet paar Millionen inkl. neuen Fachkräften die das System kennen. In der Regel bin ich auch dafür, dass man alten Schrott raushaut (zB Overscan bei modernen Fernsehern... TVs please?! ), aber es gibt gute Gründe diesen manchmal beizubehalten

 

[BrollyLSSJ]

DA bin ich mal gespannt, was die neuen Erweiterungen bringen werden. DiskCryptor konnte z.B. von SSE profitieren bei der Verschlüsselung. Das fand ich gut.