RogueSix schrieb:
Ignoriert wird da nix
. Reuters ist eine sehr seriöse Quelle und Broadcom ein ebenso seriöses Unternehmen. Sagen wir es mal so: Wenn an der Geschichte nichts dran wäre, dann hätten entweder Intel oder Broadcom bereits bei Reuters per "cease & desist" interveniert und die News-Story runternehmen lassen.
Die einzige Aussage des Artikels ist Intel 18A ist nicht reif zur HVM.
Das ist allgemein bekannt und keine Neuigkeit. Somit ist der ganze Artikel keine Neuigkeit, allerdings ist die Überschrift extrem unprofessionell.
Da gibt es weder von Intel noch von Broadcom was zu dementieren. Was es im übrigen noch schlimmer machen würde.
RogueSix schrieb:
Die Beteuerungen von Intel, dass 18A "on track" sei, sind doch nichts als Pfeifen im Walde. Man ist bei Intel aus den vergangenen Jahren viel Leid gewöhnt. Vielleicht reichen denen inzwischen auch Yield-Raten von 20% und man bezeichnet einen Prozess schon als Erfolg, wenn die 20% erreicht werden.
Laut Pat Gelsinger beträgt bei 18A die Fehlerrate D0 weniger 0,4 Fehler/cm². Das ist ein Statement dies schon ein halbes Jahr vor der HVM erreicht zu haben. Sie wird wenn alles halbwegs normal läuft weiter sinken.
RogueSix schrieb:
Im Übrigen spricht es auch Bände, dass Lunar Lake und Arrow Lake bei TSMC gefertigt werden, obwohl Intel selbst einst von 20A als "bridge" zum 18A Prozess gesprochen haben.
Es spricht keine Bände. Diese Verträge hat Bob Swan unterzeichnet und Intel muss sie erfüllen. D. h. Intel bezahlt die Wafer, ob sie darauf Chips herstellen lassen oder nicht. Es gibt das klare Statement, dass mit 18A sowohl die CPUs als auch die GPUs gefertigt werden. TSMC selbst sagt, dass sie bei N2 alle Kunden außer einem haben. Woraus zu schließen ist Intel haben sie nicht.
AFAIK ist bei Arrow Lake das CPU Chiplet von Intel, wie bei Meteor Lake sind viele andere Chiplets von TSMC. Aber ich habe Arrow Lake nicht näher verfolgt, weil mich CPUs von Intel nicht interessieren.
RogueSix schrieb:
Es spricht also viel dafür, dass 20A schlicht und ergreifend ein Murks-Prozess und dass wegen Folgefehlern bzw. grundsätzlich falsch gestellter Weichen 18A kein bisschen besser dran ist.
Wir werden es sehen, was die Prozesse bringen.
Meine Einschätzung ist, weit besser als der inzwischen leider üblich Murks bei Samsung.
Aber gegen N2 von TSMC wird es sehr schwer. Und dann kommt eben das Problem, dass TSMC nicht nur einen Prozess je Node macht, sondern mehrere.
RogueSix schrieb:
Es wäre auch ehrlich gesagt verwunderlich gewesen, wenn der 5N4Y Plan ohne derartige Verwerfungen umgesetzt worden wäre.
Das war doch eine reine PR-Masche. Das waren keine 5 Nodes. Im aller besten Fall waren es Half Nodes.
Außerdem würde ich die Namen nicht allzu ernst nehmen.
RogueSix schrieb:
Wäre es so einfach, dann könnten Samsung und/oder TSMC ja auch "einfach" mal Zwischengas geben und auf die Tube drücken, um sich Technologievorteile zu verschaffen.
Samsung ist gerade erst dabei im 5 nm Node halbwegs stabile Prozesse hinzubekommen. Die Kunden laufen Samsung schneller davon als neue Nachkommen.
TSMC hatte bei 3 nm diverse Probleme. N3 skaliert ganz ordentlich, bringt aber von Performance und Power keine Fortschritte gegenüber N4P. Außerdem war N3 aka N3B zu spät dran. Damit hat es nicht für das Iphone von 2022 gereicht, und so war das Iphone von 2023 das erste Produkt mit N3B.
N3E bringt mit FinFlex neue Optimierungsmöglichkeiten und eine 3. Lib, also neben HP (High Performance) und HD (High Density) wird es ultra HD geben. Außerdem skaliert TSMC den Metall Picht ein wenig zurück was EUV Masken spart und den Prozess billiger macht. Aber N3E bringt bei Performance und Power Fortschritte.
Interessant wird nun sein, ob das Iphone von 2025 auf N2 gefertigt wird oder nicht.
RogueSix schrieb:
So geht es halt nicht. Man kann jahrelange Entwicklungs- und Lernprozesse eben nicht einfach überspringen. Das findet Intel gerade auf die schmerzhafte Tour heraus...
Wie gesagt, ich würde die Namen der Nodes nicht so sonderlich ernst nehmen. Nur weil ein Prozess 18 Anström heißt muss er keine höhere Transistordichte als N3P oder N2 haben.