Murasame schrieb:
Ich hab QLC noch nicht verdaut, da muss ich lesen das schon bald PLC vor der Tür steht.
Wahrscheinlich eher in ~10 Jahren Zeithorizont eine weite Verbreitung.
SLC: ~1984, MLC: ~1996, TLC: ~2007, QLC:
2009-201x (weite Verbreitung) [1],
2018Micron
dersuperpro1337 schrieb:
Hört endlich auf, technische Rückschritte zu unterstützen.
Die Strukturbreiten von 3D NAND sind tendenziell größer als die letzten 2D MLC Entwicklungen (siehe [2] , S.3)
1xnm <-> 40-20nm
Die Vorteile im 3D Aufbau wurden in eine Erhöhung der Kapazität gesteckt. TLC/QLC geht mit planarem Design wohl nicht.
Wenn es um Schnelligkeit geht, dann sind andere Lösungen schneller als Flash (Optane - 3D XPoint).
Die neuen NVME Standards
NVME-oF oder eine Trennung der SSD in Performance / Write-Only / Read-Only Bereiche ... oder eben die Möglichkeit von SLC/MLC/TLC per Controller-Software/Firmware Einstellung wird im Privatbereich nicht wirklich effektiv Nutzbar sein.
Edit:
NVMe-ZNS , Proposal/Teil der NVMe Spec
Bei vielen Firmen sind die "normalen" Verbesserungen durch SSD oder NVME kaum angekommen wegen langer Investitionszyklen. Der NAND-Flash ist in vielen Fällen schnell genug : viele Konsumenten werden schon Unterschiede zw. NVME und SATA weniger bemerken.
Noch schneller geht es mit Parallelisierung und mehr IO Pins - d.h. mehr PCI Express Lanes bzw. PCIe 4 und 5 - und dann entdeckt man schnell
Bugs, weil nicht so oft Systeme mit 100-150 Gigabyte/s permanent betrieben werden.
Die "technischen Rückschritte" sehe ich nicht.
@MichaG
Bei der Intel Bildergalerie sieht man bei Bild 10 nur eine vereinfachte Zeichnung - bei [2] S. 4 , [3] oder anderen Seiten gibt es echte Querschnitte mit angegebener "Dicke" meist <10μm - auch im Vergleich mit 2D und anderen Herstellern.
Vielleicht kann Intel auch mal die ungefähre Höhe der Layer in der Pressemitteilung angeben (oder das passende Forschungspapier oder Präsentation von Kollegen auf einer der Konferenzen verlinken)
Ebenso wäre es im Artikel interessant zu erwähnen mit welcher Technologie dieser NAND hergestellt wird (bzw. welcher Prozeß ,
Patterning wird wohl selten eingesetzt im Ggs zu CPUs ) -
im anderen Thread kam ja die Frage auf ob EUV eingesetzt wird - wahrscheinlich auch hier nicht.
Quellen:
Artikel von Intel: Kalavade 2020 mit 96 Layer NAND - DOI:
10.1109/
IMW48823.
2020.9108135 (via google scholar)
[2]
Präsentation Flashmemorysummit 2019 v. techinsights
[3]
techinsights seite