News Intel sucht den Speicher der nächsten Generation

Volker

Ost 1
Teammitglied
Registriert
Juni 2001
Beiträge
18.714
Es gibt keinen guten Speicher“, mit dieser Aussage schließt einer der Vorträge im Rahmen der Intel European Reseach & Innovation Conference (ERIC). Denn alle aktuellen Speicherdesigns sind Kompromisse, sei es im Bereich der Latenz, Kapazität, des Datendurchsatzes und der Skalierbarkeit. Für die Zukunft muss etwas Neues her.

Zur News: Intel sucht den Speicher der nächsten Generation
 
Ich hör da schon ein wenig Protz von Intel heraus. Nach dem Motto: "Wir forschen nun schon so schnell und haben das beste Aufgebot was CPUs angeht, nun macht mal hinne, dass ihr unsere Superkomponenten auch mit Leistung beliefern könnt ihr Flaschenhälse ihr!"^^
 
Microsoft hatte schon vor 7 Jahren die Lösung: ReadyBoost

:D
 
@Vivster:

Hört sich aber wirklich so an :D

Sprechen alle Techniken mal an aber anscheinend ist keine gut genug für Intels ansprüche, und die die man sich vorstellen könnte, möchte man selber anpassen weil man wohl meint es besser zu können :D
 
Es hindert niemand Intel daran, einen eigenen supertollen Speicher zu entwickeln.
Ach, ich vergaß, im Grafikbereich entwickelt Intel ja Intel auch so stark, das man Grafiklösungen wie von ImgTec (PowerVR) einkauft.
 
zurück zu Ursprung,
ram-disk mit einer baterrie
 
Winchester73 schrieb:
Es hindert niemand Intel daran, einen eigenen supertollen Speicher zu entwickeln.
Ach, ich vergaß, im Grafikbereich entwickelt Intel ja Intel auch so stark, das man Grafiklösungen wie von ImgTec (PowerVR) einkauft.


Die einzige Überleitung von Grafik zum Speicher wäre der edram. Im Gegensatz zu AMD hat Intel sowas schon im Einsatz.
 
Gibts ja eigentlich schon Speicher sogar auf der Die...der Cache Speicher von heute hätte vor ein paar Jahrzenten bestimmt locker hingereicht
auch das Packen oder Schichten also mehr CPUs oder Speicherlagen wären bestimmt möglich,vermutlich sehr leicht mit dem Takt
aus der zb C64er bzw zb auch 486er Zeit , dann noch jede Menge unnutze Transistoren weglassen zb der 68000er von Motorola
hatte vermutlich unter 68000 Transistoren die wurden ihm wegen seiner Bezeichnung nur angedichtet.

Motorola 68000
http://de.wikipedia.org/wiki/Motorola_68000


alles vermutlich schon heute locker möglich, wenn man etwas bescheidener wäre....mit den Takt der heute gefahren wird, und den sehr vielen Transistoren die schon für eine "normale CPU" genommen werden
wird es nicht "so einfach" sein. mfg:)
 
Zuletzt bearbeitet:
@held2000
Das ist es ja. Der Prozessorcache reicht eben nicht für zukünftige Applikationen aus. Der Intel Itanium und ein paar Prozessoren von IBM haben zwar schon recht viel Cache, aber selbst das wird langfristig nicht ausreichen. Und deshalb macht man sich jetzt schon einen Kopf, was für Technologien in 10 Jahren von Nöten sind.

Einfach ein paar Transistoren weglassen, ist ziemlich naiv. Heutige CPUs sind ein Wunderwerk der Optimierung, da rafft schon lange kein Mensch mehr, wie da alles passiert: CPUs berechnen mittlerweile CPU-Designs. Die Architekten sitzen doch jetzt mehr oder minder nur noch da und klicken an, welche Funktionen enthalten sein sollen. Bei 5 Mrd. Transistoren behält kein Mensch mehr den Überblick.
Die Zeiten Wozniaks, der sich mal einen Nachmittag hinsetzt und Schaltpläne minimiert, sind schon lange vorbei.

Der Takt hat an der Sache ebenso wenig Anteil. Man dreht so hoch, wie man kann. Problematisch ist eher, dass Die-Fläche kostet. Und der mit Abstand größte Teil des Dies wird vom Cache eingenommen. Ergo ist das Ziel, den Cache irgendwie effizienter zu machen. Was man machen könnte, wird in der News genannt.
Hätten heutige CPUs keinen on-Die-Cache und würden dessen Fläche mit Arithmetik- und Logikeinheiten auffüllen... wir hätten CPUs mit hunderten bis tausenden Cores. (Die dann aber arschlangsam wären, weil die Speicherbandbreite nicht groß genug ist, um sie alle rechtzeitig mit Daten zu füttern.)
 
@winchester73

Ja und? Diese Grafiklösung wird doch gar nicht mehr verwendet... und die eigene Entwicklung ist mittlerweile sehr gut. Wozu so eine Bemerkung? Was willst du damit aussagen?

@Vivster

Ich höre da keinen Protz heraus und auch nicht so ein Motto. Das Problem besteht schon seit Jahren. Und das Intel recht viel Grundlagenforschung betreibt ist dir bekannt?

@Held2000

"alles vermutlich schon heute locker möglich" ... und wie begründest du diese Vermutung?
 
Zuletzt bearbeitet:
e-Laurin schrieb:
Hätten heutige CPUs keinen on-Die-Cache und würden dessen Fläche mit Arithmetik- und Logikeinheiten auffüllen... wir hätten CPUs mit hunderten bis tausenden Cores.
Das ist aber arg übertrieben :D

Hier mal der SNB Die-Shot:
Sandy_CanardPC.png

Da sieht man die Verschiedenen Cache Stufen ganz gut abgesehen von dem L1 Cache der nur schwer zu erkennen ist.

Pi mal Daumen könnte man sagen, ohne Cache in der CPU würden knapp doppelt soviel Kerne auf die gleiche Die Fläche passen.
 
Ok, da habe ich "etwas" übertrieben. ^^

Aber wenn man sich mal diese Die-Shots anschaut, dann fällt doch ziemlich auf, dass der Cache immer noch den größten Anteil der Chipfläche ausmacht. Auf deinem Bild wird nur der L3-Cache gekennzeichnet. L1 und L2 wurde irgendwie vergessen.

Intel Xeon, Tulsa-Kern (uralt), mit 18 MB Cache (die 2 MB L2 Cache sind nicht markiert)
890x.jpg


Intel Itanium, mit 52 MB Cache
poulson_chip_schematic.jpg


AMD Piledriver, bis 16 MB Cache, L1-Cache als blaues Streifenmuster in den Cores erkennbar
002diellano.jpg


Spricht für sich selbst. Ohne Cache wäre Platz für wenigstens 3 weitere Kerne. Man beachte die zwei nicht markierten Cores. Sind wohl dem Yield zum Opfer gefallen.
Intel_Sandy_Bridge-E_Dieshot.jpg
 
Zuletzt bearbeitet:
so aus der luft gegriffen ist es nicht. wie schon erwähnt sind L1 und L2 nicht gesondert aufgeführt - man kann sie aber erkennen. nicht unbedingt erkennen kann man die dutzenden lokalen "minispeicher" und register (ohne die die cpu erstmal gar nicht arbeiten würde, aber man könnte ein design entwickeln das ohne sie auskommt - da is man dann aber vermutlich mit kopfrechnen schneller :-) ).
 
held2000 schrieb:
Gibts ja eigentlich schon Speicher sogar auf der Die...der Cache Speicher von heute hätte vor ein paar Jahrzenten bestimmt locker hingereicht
Um diese Art teuren Speicher, die pro Bit viel Platz benötigt, gehts im Artikel gerade nicht.

Da für CPUs geeignete Herstellungstechnologie nicht für eine effektive DRAM-Produktion geeignet ist, wird es kaum große Speicher auf dem gleichen Chip wie CPUs geben.
 
Seit wann sind denn 15% Lachhaft ?
 
was ich ums verrecken nicht verstehe back to the basic wird nicht in erwegung gezogen.

cpu´s werden wie grakas wider mit eigenem pcb ausgeiefert da kommt dan nicht nur die cpu mit cache drauf sondern aussen rum der schnellste speicher den es eben gibt.

wen mein speicher direckt dran liegt und ein ewig dickes aufgebohrten autobahn netz hat kann man damit einiges raus kitzeln.

klar auf die ist es schneller aber zb cpu hat l1 l2 und 128mb l3 auf dem die und direckt aussen rum auf dem pcb nochma 2/4 gb gddr5 mit nem 512bit interface damit wäre erst ma abhilfe geschaft.

klar auf lange sicht wird dann wider die bandbreite zum flaschen halls aber erst ma würde uns das einige jahre aus der scheisse helfen.


ps: klar sitzt keiner da und sortiert 5mrd transis aber es gibt noch immer unterscheide ob voll computer design oder von menschen grob das layout gemacht wird und ein groß rechner macht die genaue anordnung.
Ergänzung ()

Haffke schrieb:
Seit wann sind denn 15% Lachhaft ?

seit intel so schnell entwickelt das die mit ddr spezifizieen nicht nachkommen.

vor einigen jahren war noch die rede von intel soll gas geben weil die speicher hersteller mehr liefern können als intel verarbeiten kann.

jetzt siht es anders rum aus.
die 15% wo ddr4 bringt hat intel im profi bereich nach 1-2 generation wider ausgereizt.
 
Haffke schrieb:
Seit wann sind denn 15% Lachhaft ?

Wir warten viele Jahren auf mehr Leistung und 15% ist nicht spürbar. Und was nicht spürbar ist,bringt auch keinen dazu aufzurüsten.
PC Sektor wächst kaum,kein Wunder wenn man im CPU Bereich seit 4 Jahren null Leistung kommt.
 
Dort werden die DRAM-Schichten übereinander gestapelt und verbrauchen so keinen kostbaren Platz in der Länge und Breite des Packages, sondern „nur“ in der Höhe.

Erinnert das sonst noch jemand an Cyberdyne?

cpu1combi-897x683.jpg
 
Zurück
Oben