Philste schrieb:
Genau deshalb glaube ich aber auch, dass Apple schon so langsam in eine Sackgasse kommt.
Wir werden sehen was Apple mit dem M2 aus dem Hut zaubert.
Semianlysis war von der CPU des A15 nicht begeistert, und hat das dem Aderlass bei den CPU-Leuten zugeschrieben.
Philste schrieb:
Man nutzt jetzt schon ca. 80% der maximalen Dichte von TSMCs N5, das ist deutlich mehr als die Konkurrenz nutzt.
Man lässt 20 % liegen. Die Konkurenz lässt noch mehr liegen.
Ist das besser Ausnutzen der Chipfläche ein Problem für Apple oder das Zeichen, dass sie eine überragend gute Designabteilung haben?
Ohne wirklichen Einblick und Verständnis in das Design von Halbleiterschaltungen sind das für mich alles nur Zahlenspiele.
Philste schrieb:
Bei N3 gibt es anscheinend Probleme und der auf dem Papier fast gleichwertige N4/N4P hat einen riesigen Nachteil:
Die mögliche Dichte steigt nur um 6%.
Und damit hast Du gleich bestätigt, N4 ist bei weitem nicht gleichwertig zum N3. Diese ganzen Iso-Perf bzw Iso-Power angaben hören sich toll an, können aber nur von Leuten beurteilt werden, die genau wissen auif welche Arbeitspunkte sie sich beziehen, welche Designregeln und welche IP eingesetzt wurden.
Die Prozesse werden durch Kennlinien beschrieben, nicht durch einen einzelnen Punkt. Und wenn man nicht sicher ist dass sich diese Angaben auf denselben Arbeitspunkt beziehen, können sie nicht verglichen werden. Die Kennlinien der Prozesse haben verschiedene Steigungen. Nicht mit jedem Prozess lassen sich dieselben Maximalspannungen erreichen.
Philste schrieb:
Der M1 MAX ist schon über 400mm^2 groß.
Und damit verdammt teuer. Aber Apple verbaut alle SOCs in Premium-Produkten also können sie sich teure SOCs leisten.
Philste schrieb:
Solange N3 nicht ohne Probleme läuft, bleibt Apple nur noch übrig, mehrere SoCs zu verbinden.
- Du misst dieser ganzen FUD über TSMC N3 viel zu viel Bedeutung zu. Die Risk-Produktion hat gerade erst begonnen es kann noch niemand wissen wie das läuft.
Wenn TSMC nicht zuversichtlich wäre es hinzubekommen hätten, sie die Risk-Produktion nicht gestartet. Aber es kann natürlich noch einiges schief gehen. Intel hing mit 10 nm mehrere Jahre in der Risk-Produktion fest. Das könnte auch TSMC passieren. Nächstes Jahr wissen wir mehr.
- Wo ist das Problem? Apple hat sehr viel Erfahrung und Know-How in 2,5D-packaging. Apple ist Großkunde von TSMC InFO-R.
Sie packen derzeit das RAM per InFO-R an das SOC. Sie kennen sich also mit dem Zusammenbauen von Chips aus.
Das Verfahren das AMD aktuell für Zen2/3 verwendet, ist übrigens billiger als InFO-R aber bei weitem nicht so leistungsfähig. So weit ich weiß wird AMD mit Zen 4 ebenfalls auf ein Integrated FanOut umsteigen. Ob es eine InFO-Variante von TSMC oder etwas entsprechendes von ASE ist wollte der Autor nur hinter der Paywall verraten
Philste schrieb:
Ein doppelter M1 MAX wäre vielleicht gerade noch möglich, mehr aber nicht. Und dann hört man Gerüchte von 40 Kernen (32 große 8 kleine) und 128 Grafikkernen.
AMD hat momentan 64 Kerne und wird dieses Jahr noch 96 Kerne bieten.
Ich sehe keinen vernünftigen Grund der Apple hindern sollte auch zu einem MCM- oder Chiplet-Design zu wechseln. Wie gesagt die Packaging-Technik beherrschen sie. Das Systemdesign ist herausfordern aber sicher auch für Apple lösbar
MCM- und Chiplet-Designs haben ihre Herausforderungen und Kosten. AMD hat dies nur gemacht um die Rückkehr in den Servermarkt zu ermöglichen. Ein monolitischer 64-Kern-Zen-2 wäre zu groß geworden und wäre mit der Standardbelichtungstechnik nicht herstellbar.
Apple hatte es bisher nicht nötig seine SOC in Teile zu produzieren und als einzelne Chips in einem Package zu integrieren. Aber wie gesagt bedeutet dies nicht, dass sie es nicht hinbekommen können.
Wenn ich mich recht erinnere wollen ein paar Leute sogar Teile auf dem M1-Max-Die idenzifiziert haben, die das koppeln mehrere Dies ermöglichen sollen. Vielleicht werden sie wie AMD im ersten Schritt ein MCM-Design umsetzen. Ich halte es als sicher, dass Intel als früher oder Später aus der Apple-Cloud fliegt. Also braucht Apple Serverchips.
Philste schrieb:
Das ist mMn in naher Zukunft nicht möglich, bevor N3 absolut gereift ist oder N3E draußen ist. Damit rechnet man in 2 Jahren. Und selbst in N3 ist ein solcher Chip noch ein Gigant.
Was den ökonomischen Druck auf Apple verstärkt. Irgendwann wird es selbst für Apple zu teuer große Chips mit schlechter Ausbeute herzustellen.
Philste schrieb:
Und neue Architekturen zeichnen sich meist dadurch aus, dass sie noch breiter sind und dadurch nochmals mehr Transistoren brauchen, deswegen meine obige Anmerkung mit der Sackgasse.
Ob es eine Sackgasse ist wird die Zukunft zeigen.
Philste schrieb:
Die Effizienz vom M1 MAX ist Bombe, die eigentliche Performance im Vergleich zum Aufwand (Transistorbudget) nicht.
Und jetzt wird es interessant.
Apple fährt eigentlich gemäßigte Taktfrequenzen.
Machen sie dies weil sie es nicht nötig haben höher zu takten oder weil sie nicht höher takten können.
Auf dem Desktop ist es zwar schön effizient zu sein, aber 20 W mehr entsprechend höhere Performance würden viele akzeptieren.
Philste schrieb:
Mit dieser Taktik (extreme Breite, dafür geringer Takt -> Effizienz) ist man meiner Einschätzung nach jetzt schon so gut wie am Ende. Das hätte vor 20 Jahren noch geklappt, aber jetzt, da jeder neue Prozess bei TSMC zahmer wird (Dichte von N7 zu N5 zu N3 jeweils nur Faktor 1.7, danach evtl nur noch 1.5) wird man da ziemlich schnell an Grenzen stoßen.
Das Problem trifft alle manche früher manche später. Aus diesem Grund ist Advanced Packaging in aller Munde.
Das Problem ist allerdings nicht das Zerlegen sondern das Zusammenbauen eines SOC. das Mechanische Zusammenbauen halte ich wie gesagt für Apple für einen alten Hut. Systemtechnisch ist es sicher für Apple Neuland.
Philste schrieb:
Vielleicht deshalb die Mitarbeiterflucht.
Definiv nein. Die einfachste Methode gute Ingenieure zu bekommen bzw. zu halten ist es Ihnen eine herausfordernde Aufgabe zu stellen.
Vielleicht war Apple zu geizig, vielleicht hat die Firmenleitung interessante Projekte blockiert, vielleicht ...
Philste schrieb:
Ja es ist Spekulation, aber so sehe ich es als Interessierter Zuschauer.
Ich habe zu Apple eine Art Haßbewunderung.
Sie haben tolle Produkte gemacht. Gerade bei Computerhardware hat Apple viele tolle Geräte auf den Markt gebracht. Es war zwar auch Mist darunter. Aber im Gutem wie im Schlechten kein Vergleich zu dem was die technisch unfähigen PC-OEMs fabrizieren.
Sie haben mit einigen Dingen wie dem IPhone oder auch ITunes Neues kreiert.
Aber Apple ist arrogant und maßlos gierig. Vieles von dem was sie als eigene Leistung auf ihre Fahnen schreiben hat Apple schlicht und einfach gestohlen.
Bevor ich mir ein Apple-Produkt kaufe, muss die Hölle zufrieren.
Philste schrieb:
Ohne N3 wird Apple nicht mehr wirklich zulegen können, außer mit der Zusammenschaltung mehrerer Dies.
Wenn Apple den Weg größerer Designs geht kommen sie nicht um MCM oder Chiplets herum.
Einen Serverchip werden sie nicht monolitisch machen.
Philste schrieb:
Und die bisherigen Designs ziehen ihre Stärke ja gerade aus dem monolithischen Design.
Ich würde integriertes Design sagen. Das umfasst CPU, GPU, ISP, ... aber auch Betriebssystem, Bibliotheken und Software.
Da alle Teile des SOC im selben Package sein werden, bleiben die Wege erheblich kürzer als bei einem Standard-PC.
Und falls Apple sogar echtes 3D hin bekommt, werden die Wege sogar kürzer als bei einem riesigen monolithischen Chip.
Philste schrieb:
Dass ein Chiplet Design auf Anhieb super läuft, ist nicht gesetzt.
Wenn man in der Technik Neuland beschreitet, begibt man sich immer ins Risiko. Aber gerade dieses Risiko macht den Reiz der Technik aus und den Ingenieurberuf zu interessant.
Apple hat alle Voraussetzungen ein Chiplet-Design hinzubekommen. Schauen wir Mal was kommt.
.
