Voyager10 schrieb:
Ja Moment , so eine Terabyte SSD hätte 62 Chips drinne bei 16nm , bei 19 eben mehr...
Wenn, denn 64 und die Anzahl der Dies hängt nicht primär von der Strukturbreite der Dies ab, sondern von deren Kapazität. Die Crucial M500 hat z.B. schon jetzt 128GBit NANDs verbaut, nur eben in 20nm gefertigte. Deshalb gibt es ja auch eine 960GB Version der M500, aber keine solche von den anderen SSDs, wie der Samsung 840, denn Samsung fertig auch in 21nm bisher nur 64GBit NANDs. Erst mit dem nächsten Shrink wird auch Samsung 128GBit Dies fertigen und dann wird es wohl auch eine 850er mit 1TB geben.
Voyager10 schrieb:
Das will ich schon sehen das in der SSD soviele Teile drin sind, gibts da Hersteller Infos ?
Wenn Du wissen willst, wie viele Dies ein Hersteller in einer SSD verbaut hat, dann musst Du Dich nur informieren, wie viele GBit ein Die hat. Heute dürfte bei den meisten SSD 64Gbit pro Die verbaut sein, womit eine 840er mit 512GB ebenso viele Dies enthält wie eine Crucial m4 960GB: 64.
Voyager10 schrieb:
ps ich weiss was DIE Stacking ist, ich wills trotzdem sehen das in so einer SSD soviele Chips sind..
Laut verschiedener Reviews wie
dem bei tweaktown hat eine 840 Pro 8 NAND Chips und somit müssen in jedem 8 Dies sein. Die Anzahl der Dies die man in einen Chip packen kann, hängt natürlich auch von den Fähigkeiten des Controllers ab diese anzusprechen. Normalerweise könne die Controller nur 8 Dies im Interleave pro Kanal ansprechen und haben eben 8 Kanäle, so dass sich ohne einen besonderen Umschalter (wie in OCZ teilweise in der Octane mit 1TB verbaut hat) eben nur 64 Dies ansprechen kann und bei 64Gbit=8Gbyte/Die sind eben nur maximal 512GB NAND ansprechbar.
JuggernautX schrieb:
das wird aber nicht mehr lange so weiter gehen, ich schätze mal 3-4 Jahr wenn überhaupt und dann wirds wirklich interessant.....ich bin wirklich gespannt
Alleine der größere Aufwand für die Fehlerkorrektur könnte der weiteren Reduzierung der Strukturbreiten Einhalt gebieten. Die Frage ist dann also, wie weit man die Technik verbessern kann, um den Aufwand für die Fehlerkorrektur zu minimieren.
Ein Ende der Entwicklung ist aber schon immer vorhergesagt worden und man hat auch immer Wege gefunden die Problem zu lösen oder zu umgehen. So werden heute Chips mit Strukturen gefertigt, die viel kleiner sind als die Wellenlänge des Lichts, welches man zum Belichten der Masken verwendet. Das ist auch etwas, was lange für unmöglich gehalten wurde und wo man eine Grenze für die weitere Reduzierung der Fertigungsstrukturen gesehen hat. Durch andere Lichtquellen und die Immersionslithografie hat man aber auch dieses Problem gelöst.