Holt schrieb:
Dazu wird man ebenso wie zu den Details der Architekturen immer weniger Informationen bekommen, damit der Wettbewerb sich da nichts abschauen kann.
Es gibt Firmen, die ihr Geld damit verdienen, Chips genauestens unter die Lupe zu nehmen und das Ergebnis der Analyse an jeden zu verkaufen, der den geforderten Preis zu zahlen gewillt ist. Da steht dann bspw. drin, wie die Pitches sind, wie gut die Belichtung die Konturen abgebildet hat, wie die Transistoren aufgebaut sind, etc. pp.
Manchmal erhascht man einen kleinen Blick darauf, wenn so eine Firma was veröffentlicht, um damit für sich zu werben.
Wenn also Intel keine Details nennt, dann hat das mit dem Wettbewerb nichts, mit Marketing hingegen ganz viel zu tun. Das laute Schweigen Intels kam nämlich erst, als sie die Gate-Pitches des ursprünglichen 14nm nicht mehr halten konnten (von 70nm auf 84nm), dessen Maße aber im Marketing lustig weiterverwendeten.
Tzk schrieb:
Afaik musste Intel für 10nm+ (das müsste der aktuelle Prozess sein) die Dichte zurücknehmen, weil's zu ambitioniert war. Zahlen wird man dazu aber nicht oder nur schwierig finden.
Angeblich haben sie COAG nicht richtig zum Laufen gebracht, weswegen es in 10nm keine funktionierende iGPU gab. Der Verzicht darauf
soll in 10nm+ 10% Transistordichte gekostet haben.
Heschel schrieb:
Hatte es davor nur als "Gerücht" gehört. Wenn sich was geändert hat, revidiere ich meine Aussage.
Offizielle Verlautbarung von Intel, Backports als neue Strategie.
Erstes Ergebnis soll wohl Rocket Lake werden, 14nm++ mit Willow Cove Cores.
