cyberpirate schrieb:
mache Ich direkt. Hier der SS
Da das CL17-21.... Hynix Chips sind
gehe ich mal von DJR aus. So zuerst Gear Mode Down suchen und ausmachen.
Dadurch wird CL18 automatisch zu CL17.
tRCD
WR = 10 (nur WR; nicht RD, wahrscheinlich geht auch 8, hängt aber vom Speicherkontroller auf deiner CPU ab und nicht vom RAM. Mehr SoC Spannung kann helfen)
tRP = 60
tRRDS = 6 (vielleicht 4)
tRRDL = 6 (vielleicht 4)
tFAW = 24 (vielleicht 16)
tWTRS = 6 (vielleicht 4)
tWTRL = 10 (vielleicht 8)
tWR = 16 (vielleicht 10)
tRFC = 488
Das sollte eigentlich so booten. Außer die "vielleicht Werte". Geht aber auch alles davon aus, dass auch wirklich 1.35V anliegt. Guck lieber nach und leg das manuell fest.
nutrix schrieb:
Es war mir auch so in Erinnerung, daß der Speichercontroller automatisch die Werte nachreguliert
Nope. Memory "Training" heißt nur, dass JEDEC für jede "Stufe" mehr MHz hochskaliert. Also von 3200 auf 3400 ist dann zB eine Stufe und das heißt meinetwegen alle Werte plus 2/4/16 (je nach Timing).
Deswegen ist es so wichtig geworden, selbst an sekundären/tertiären Timings Hand anzulegen. Gestern postete einer hier im Forum einen tRFC Wert von 990! Also 990 Clock Cycles vergehen, bevor von
Refresh auf Activate im gleichen
Rank regiert wird. Selbst langsame RAM Chips machen unter 500. Samsung b-Die geht mit Glück auf ~240.