News TSMC N3: Neue Berichte über Verspätungen auf Q4/2022

Volker

Ost 1
Teammitglied
Registriert
Juni 2001
Beiträge
18.736
  • Gefällt mir
Reaktionen: [wege]mini, Col. Jessep, eastcoast_pete und 8 andere
Die kochen eben auch nur mit Wasser.
So lange es nicht die gleiche Intel 10 nm Hängepartie gibt ist doch erstmal alles im Lot.
 
  • Gefällt mir
Reaktionen: qappVI, baizer, Meister1982 und 8 andere
So viele N4 Nodes wie TSMC dazwischen schiebt war das fast zu erwarten. Auch wenn man die Power/Performance Unterschiede von N4 zu N3 vergleicht bleibt außer der besseren Skalierung nicht mehr viel übrig.

Denke wir sehen langsam einfach dass Silizium und FinFET sich dem Ende neigt. GAA wird evtl. nochmal mehr herausholen aber die großen Schritte sind auch trotz EUV erstmal vorbei.

Nach Intel und Samsung ist es eben jetzt auch bei TSMC soweit. Man merkt ja dass seit Jahren mit jedem Nodeshrink mehr und mehr Hersteller aussteigen.
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: baizer, Col. Jessep, Meister1982 und 2 andere
TheABP schrieb:
Die kochen eben auch nur mit Wasser.
So lange es nicht die gleiche Intel 10 nm Hängepartie gibt ist doch erstmal alles im Lot.
Intel hat im hauseigenen 14+++ ungefähr die geometrischen Größenordnungen gehabt, wie TSMC in "7"nm Prozess. Eine "Hängepartie" gab es ebenfalls nicht. Intel hat in erster Linie Probleme gehabt die steigende Nachfrage zu befriedigen und dabei gleichzeitig die hauseigenen neueren Prozesse zu belegen in Stückzahlen.

Was ebenfalls sehr interessant ist, was Samsung so in den nächsten 6-12 Monaten treibt, weil Samsung zuletzt mit höchster Dichte und regelmäßig kleinster Geometrie auffiel. Der kommende Exynos ist wohl state of the art im Moment., hat aber keine Fanboys in Stückzahlen.
 
  • Gefällt mir
Reaktionen: DynamaxX und Onkel Föhn
Bin mal am Ende gespannt was 2023 dann TSMCs N3 gegenüber Samsungs 3GAP liefert; Performance, Yield und preislich.
Gate-All-Around-Early (3GAE), wurde ja erst kürzlich gestrichen und kommt dann erst irgendwann 2023 als Gate-All-Around-Plus in zweiter Generation.
Auch wenn TSMC auch mal seine Problemchen hat. Irgendwie hab ich das Gefühl, dass es Samsung mal wieder verkacken wird.

Matthias B. V. schrieb:
Denke wir sehen langsam einfach dass Silikon und FinFET sich dem Ende neigt. GAA wird evtl. nochmal mehr herausholen aber die großen Schritte sind auch trotz EUV erstmal vorbei.

Silizium, mein Freund. Silizium. :heilig:
Silicon = Silizium
Silicone = Silikon
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: Unnu, Dalu, greatdisaster und 5 andere
Hmmm klingt nicht gut. Niemand kennt die Verträge falls Apple kein N3 bekommt, auf einen anderen Node ausweichen muss.

Die kleinen haben das nachsehen
 
Also doch.

Von manchen Leuten auf Twitter hat man das ja schon länger gelesen. Diese schreiben immer wieder, das erst N3E anständig wird. Man geht teilweise sogar so weit, dass davon gesprochen wird, dass alles nach N5 besser sei als N3, auch Samsung 4LPE.

Dabei geht es aber um das Gesamtpaket. N3 mag Leistungs- und Effizienztechnisch der beste Prozess sein, aber mit so einem geringen Abstand, dass die Kosten im Vergleich einfach viel zu hoch sind und eine Nutzung des Prozesses keinen Sinn macht.

Selbst die offiziellen Zahlen von TSMC belegen das ja: Bei N4P ist man mittlerweile bei 11% mehr Perfomance oder 22% weniger Leistungsaufnahme als N5. N3 bietet 10-15% mehr Performance oder 25-30% weniger Leistungsaufnahme als N5.

Selbst wenn man bei N3 vom Best Case dieser Daten ausgeht, würde es sich nicht lohnen. Wenn es der Worst Case ist landet man im Bereich der Messungenauigkeit und das bei einem Prozess der massiv teurer ist. Bleibt nur noch die höhere Packdichte. Mir der kann man zwar auch gut arbeiten, die Produkte werden dann durch größere Breite im Ausbau effizienter, aber im Vergleich zu N7 und N5 ist das doch enttäuschend.

Ich denke außer Apple wird mit diesem ersten N3 keiner so richtig Freude haben. Und Apple auch nur weil ihnen der Preis erstmal egal ist, solange sie das aktuell (ohne Preis-Leistung) beste Produkt haben.

Bei Samsungs 3GAE soll es den Gerüchten nach ähnlich sein. Der richtige ernstzunehmende 3nm Fight soll demnach in 2024 N3E (TSMC) gegen 3GAP (Samsung) gegen Intel 3 sein. Wobei Intel 3 ja nur ein verbesserter Intel 4 aka 7nm+ ist. Es könnte jedenfalls bei dem Fertigern früher interessant werden als noch vor einem halben Jahr gedacht.

Ich gestehe mir gefällts, ein quasi Monopol durch technische Überlegenheit ist einfach nicht gut für den Markt, ob es durch Intel, durch TSMC oder sonst wen ist.

Edit:

@v_ossi Hier mal eine Roadmap, natürlich keine offizielle TSMC Folie, aber zusammengestellt aus den einzelnen Daten aus den TSMC Pressemeldungen. Gerade vor paar Tagen auch von Volker im Ayaneo Thread gepostet worden. Jetzt schon ein riesen Durcheinander, und die 2 neuesten (N5HPC, N4X) fehlen noch. Auffällig ist aber die hohe Anzahl an N5 basierten Prozessen. Bei N7 hat noch N6 gereicht, bei N4 justiert man solange bis ein ernsthafter N3 Ersatz draus wird. Nicht ohne Grund, wie man ja jetzt sieht.
1640343764491.png
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: BlueBringer, LamaMitHut, Teckler und 10 andere
Matthias B. V. schrieb:
Denke wir sehen langsam einfach dass Silikon und FinFET sich dem Ende neigt. GAA wird evtl. nochmal mehr herausholen aber die großen Schritte sind auch trotz EUV erstmal vorbei.

Ach, noch hat man immer Wege gefunden den Fortschritt aufrecht zu halten.

~10 Jahre lang sind Verbesserungen mMn noch absehbar. IBM und Samsung haben ja schon den GAA Nachfolger in der Pipeline.
Dazu noch signifikante Verbesserungen beim Packaging und wir haben noch etwas Spielraum bis zum Ende des Silizium Zeitalters.

@Philste
Schöner Beitrag, aber gibt's das irgendwo auch als halbwegs übersichtlich als Tabelle?

Also Fertigung (N7-N7P-N6-N5-N4-N3-etc.) gegen absolute Performance und Performance/Watt aufgetragen?

N7 dann als 100% und die anderen Fertigungen relativ dazu?
 
Zuletzt bearbeitet:
schmalband schrieb:
Intel hat im hauseigenen 14+++ ungefähr die geometrischen Größenordnungen gehabt, wie TSMC in "7"nm Prozess.
Ach wirklich? Rocket Lake im letzten 14nm Prozess hatte 6mrd Transistoren auf 270mm^2, ein Zen3 chiplet 4.15mrd auf 80mm^2.
22 vs 52 mio Transistoren/mm^2
schmalband schrieb:
Eine "Hängepartie" gab es ebenfalls nicht. Intel hat in erster Linie Probleme gehabt die steigende Nachfrage zu befriedigen und dabei gleichzeitig die hauseigenen neueren Prozesse zu belegen in Stückzahlen.
Ein für 2015 angekündigter node, der erstmals 2020 relevante Mengen an Chips ausspuckt ist also keine Hängepartie, alles klar.
Man hatte Probleme die Nachfrage zu bedienen, weil die Chips immer größer wurden ohne neuen node und günstigere Chips in den 14nm node nachgerückt sind, weil man zu der Zeit erwartet hätte, dass die high Performance chips schon lange auf 10nm sind
schmalband schrieb:
weil Samsung zuletzt mit höchster Dichte und regelmäßig kleinster Geometrie auffiel
Welcher node und welcher Chip soll das bitte sein? Samsung hat bis heute keinen konkurrenzfähigen node zu N5
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: Unnu, Rickmer, Tawheed und 8 andere
guggi4 schrieb:
Ach wirklich? Rocket Lake im letzten 14nm Prozess hatte 6mrd Transistoren auf 270mm^2, ein Zen3 chiplet 4.15mrd auf 80mm^2.
22 vs 52 mio Transistoren/mm^2
Das ist natürlich korrekt. Die Transistoren an sich sind aber tatsächlich nicht viel größer als bei N7. Sie können nur längst nicht so dicht gepackt werden. Warum? Keine Ahnung, dafür kenne ich mich technisch nicht genug aus.
 
  • Gefällt mir
Reaktionen: mm19
schmalband schrieb:
Intel hat im hauseigenen 14+++ ungefähr die geometrischen Größenordnungen gehabt, wie TSMC in "7"nm Prozess. Eine "Hängepartie" gab es ebenfalls nicht. Intel hat in erster Linie Probleme gehabt die steigende Nachfrage zu befriedigen und dabei gleichzeitig die hauseigenen neueren Prozesse zu belegen in Stückzahlen.
Ehrlich gesagt scheint mir das schwer zu glauben.

Wenn Intel bei der Fertigung abseits von Verschönerung durch Marketingfantasienummer mit AMD und Apple auf Augenhöhe gewesen sein sollte, dann muss der riesige Unterschied am Chipsdesign liegen. Diesen Eindruck hat Intel nicht gemacht. Es war die Rede von Rückportieren des Designs auf die alte Fertigung weil sie die neue für die Chips designt war nicht fertig wird.

Zumindest hoffe ich, dass du unrecht hast und Intel "nur" ein Fertigungsnachteil hat, ihr Chipdesign aber immer noch ganz vorne mitmischen kann.

Ich habe dieses Jahr einige AMD Systeme in Betrieb genommen und zumindest die Leistung ist beeindruckend. Andererseits hat AMD auch so manche Probleme und meine Begeisterung für AMD hat heftigen Dämpfer erfahren und bei den nächsten PCs neige ich doch wieder zu Intel und da sie für mich leider immer noch das attraktiveres Gesamtpaket darstellt. Daher, los Intel. Deine Chance bei der Fertigung aufzuschließen.
 
  • Gefällt mir
Reaktionen: Maxxx800
schmalband schrieb:
Intel hat im hauseigenen 14+++ ungefähr die geometrischen Größenordnungen gehabt, wie TSMC in "7"nm Prozess..

Intels 10nm Prozess kommt auf ähnliche Größen wie N7. Deshalb auch die Umbenennung seitens Intel.

Intels ursprünglicher 10nm Prozess war sogar noch eine Ecke ambitionierter (und das als reiner DUV Prozess mit Kobalt in den interconnects).

Der 14+++ Prozess lag dahingehend knapp hinter den N10 Prozessen von TSMC und Samsung.
 
Zuletzt bearbeitet von einem Moderator:
  • Gefällt mir
Reaktionen: baizer, Maxxx800, Colindo und 2 andere
@Philste
Das die packdichte nicht so hoch ist liegt einfach daran das dann die yiled Rate zu gering ist. Die hersteller nen zunemendes Probleme mit der Abwärme bekommen würden. Und je mehr Transistoren desto mehr Strom wird verbraten. Dadurch muss man dann die Spannung senken und dadurch auch den takt. Irgendwann rächt sich das halt. Eine cpu mit hoher Transistoren dichte wäre dennoch interessant um zu sehen welche Leistung bzw wieviel da an Leistung dabei herum kommen wird.. Man muss halt alles aus der Technik herausholen was geht.
 
DoSBos_74 schrieb:
Intels 10nm Prozess kommt auf ähnliche Größen wie N7. Deshalb auch die Umbenennung seitens Intel.

Intels ursprünglicher 10nm Prozess war sogar noch eine Ecke ambitionierter (und das als reiner DUV Prozess mit Kobalt in den interconnects).

Der 14+++ Prozess lag dahingehend knapp hinter den N10 Prozessen von TSMC und Samsung.
Der Typ denkt sich gerne etwas aus, auch das Mikroskop hat ein Fanboybrainlost-Plugin, dass aktiviert ist.
 
schmalband schrieb:
Intel hat im hauseigenen 14+++ ungefähr die geometrischen Größenordnungen gehabt, wie TSMC in "7"nm Prozess.

Ich verstehe einfach nicht, wieso das Video von der8auer so konsequent und oft fehlinterpretiert wird. Im Einzelnen und in 2D betrachtet sehen die Strukturgrößen nicht wesentlich kleiner aus, sie sind aber faktisch kleiner und zwar in allen Dimensionen. Reiht man nun mehrere Millionen neben- und aneinander, entsteht plötzlich die doppelte Packdichte.

Er weist sogar explizit auf die Packdichte und die unsinnige 2D-Betrachtung hin, trotzdem wurde seit dem Video immer wieder vermehrt der Schwachsinn erzählt, dass Intels 14nm gar nicht viel größer seien. Dabei waren Transistorzahl pro Fläche doch schon vorher bekannt und haben ein ganz eindeutiges Bild aufgezeigt.
 
  • Gefällt mir
Reaktionen: guggi4, Maxxx800 und Qyxes
Wattwanderer schrieb:
Andererseits hat AMD auch so manche Probleme und meine Begeisterung für AMD hat heftigen Dämpfer erfahren und bei den nächsten PCs neige ich doch wieder zu Intel und da sie für mich leider immer noch das attraktiveres Gesamtpaket darstellt.

Die da wären? Und was ist das "Gesamtpaket"?

Topic:
Wenn man den Behauptungen glauben darf ist für uns als Zielgruppe N4X sowieso interessanter als N3.
 
Zurück
Oben