Bericht Xeon 6900P Granite Rapids: Intels 128-P-Core-CPU mit 504 MB L3-Cache und 500 W ist da
Reine Frage der Kalkulation, denn TSMC kalkuliert mit >50% Marge und verdient sich eine goldene Nase, Intel kann die CPUs komplett selbst fertigen. Jetzt ist halt die Frage, wie man die Kosten für Fabs und Ausrüstung auf die einzelnen CPUs umlegt, denn billiger fertigen können sie auf jeden Fall.amdfanuwe schrieb:
lynx007
Commodore
- Registriert
- Feb. 2011
- Beiträge
- 4.634
Wenn man es auf genügend Produkte verteilt ja, aber ich glaube gelesen zu haben, dass dem im Moment nicht so ist - daher wäre Foundry/Fremdfertigung eben gut für Intel die Kosten aufzuteilen, DANN sind die Produktionskosten für die eigenen CPUs natürlich wirklich fast nur noch die Produktionskosten und nicht F&E auch noch inkludiertxexex schrieb:
Ergänzung ()
Lieber auf den Nachfolger warten, im Moment setzt man ja noch die ältere Architektur ein und erst nächstes Jahr wechselt man auf die die aktuell mit Lunar Lake/Arrow Lake eingeführt wird, soweit ich weißPS828 schrieb:Macht lust auf die xeon W der Serie. Behalte ich im Auge
CDLABSRadonP...
Captain
- Registriert
- Feb. 2021
- Beiträge
- 3.856
Ordentlich, mehr aber auch nicht. In den nächsten Tagen sollen die Leistungsaufnahmedaten und entsprechend auch die Effizienzdaten nachgereicht werden. Dann wird man mehr wissen, ob sich diesbezüglich etwas positiv entwickelt hat.konkretor schrieb:
Halte ich für deutlich zu positiv geprägt. Dafür, dass Granite Rapids gerade ein Drittel mehr Kerne als Genoa-(X) in den Ring wirft, gibt es einen zu geringen Vorsprung. Den wird Turin direkt wieder wegfrühstücken können.whynot? schrieb:
Wie war das noch vor ein paar Jahren, als Intel einen Seitenhieb auf die "zusammengeklebten" Chiplets von AMD tätigte? 
Ich finde da AMDs Ansatz mit einem, zentralen I/O + Memory Die um einiges vorteilhafter. Egal, welcher Kern gerade auf ein PCIe Gerät, oder eine beliebige Page im Arbeitsspeicher zugreifen will, die Route ist immer gleich lang.
Intels Ansatz mag zwar wegen den schnellen Interconnects ähnlich Apples M-Series Max/Ultra auch als non-NUMA Plattform nutzbar sein, aber diesem Ziel ist AMD bereits seit Generationen an CPUs deutlich näher - und das ohne Interposer oder EMIB zu benötigen, was in der Herstellung deutlich kosteneffektiver und weniger fehleranfällig sein dürfte.
Ein Skalieren auf noch mehr Cores ist u.A. platzbedingt, schwer, bis gar nicht möglich. EPYC kommt bald mit bis zu 192 Zen5c Kernen die obendrein eine bessere Effizienz als Intels fette P-Cores bieten dürften. Vom Hocker haut mich die Vorstellung der neuen Xeons jedenfalls nicht…
Ich finde da AMDs Ansatz mit einem, zentralen I/O + Memory Die um einiges vorteilhafter. Egal, welcher Kern gerade auf ein PCIe Gerät, oder eine beliebige Page im Arbeitsspeicher zugreifen will, die Route ist immer gleich lang.
Intels Ansatz mag zwar wegen den schnellen Interconnects ähnlich Apples M-Series Max/Ultra auch als non-NUMA Plattform nutzbar sein, aber diesem Ziel ist AMD bereits seit Generationen an CPUs deutlich näher - und das ohne Interposer oder EMIB zu benötigen, was in der Herstellung deutlich kosteneffektiver und weniger fehleranfällig sein dürfte.
Ein Skalieren auf noch mehr Cores ist u.A. platzbedingt, schwer, bis gar nicht möglich. EPYC kommt bald mit bis zu 192 Zen5c Kernen die obendrein eine bessere Effizienz als Intels fette P-Cores bieten dürften. Vom Hocker haut mich die Vorstellung der neuen Xeons jedenfalls nicht…
CDLABSRadonP...
Captain
- Registriert
- Feb. 2021
- Beiträge
- 3.856
Intel 3 ist nicht mehr neu, Sierra Forest ist ja bereits erhältlich.BAR86 schrieb:
Hm. Sieht erstmal beeindruckend aus, allerdings ist die MRDIMM-Sache dann auch wieder Beschiss, weil die vermutlich heftig Aufpreis kosten werden und dieser Aufpreis eigentlich in die Rechnung einbezogen werden muss.
Aber Intel hat mit sowas ja Erfahrung, siehe RAMBUS damals.
Aber Intel hat mit sowas ja Erfahrung, siehe RAMBUS damals.
