@thuering : Der DMI ist jetzt x8 breit, aber der Chipsatz kann weiterhin nur PCIe3.0, also entspricht der DMI nun PCIe3.0x8. Da sich an der Anzahl an PCIe-Lanes im Chipsatz auch nichts geändert hat, stehen dadurch sogar noch weniger für Slots und M.2 zur Verfügung.
Ich habe auch noch nie gesehen, dass am PCH irgendeiner Plattform mehr als ein x4-Slot hängt - meist mechanisch als x16 ausgeführt, aber nur mit 4 Lanes betrieben. Da die Verbindung zur CPU bei Intel und AMD immer die gleiche PCIe-Generation wie die übrigen Lanes haben muss, denn sie nutzte ja bisher stets vier davon, wäre mehr auch sinnlos gewesen. Ob das nun theoretisch müberhaupt möglich wäre, weiss ich nicht, aber keiner macht es.
Da mich das gewundert hat, habe ich mal nachgesehen: Asus trickst Dich beim Pro WS X570 Ace ebenfalls aus.
Die Ryzen-CPUs haben nur 24 PCIe Lanes zur Verfügung, der Chipsatz ist mit x4 angebunden. Von der CPU kann also maximal x16/x4 oder x8/x8/x4 ausgehen, wobei die x4 eigentlich immer für einen M.2 genutzt werden.
Wo kommt nun der dritte PCIe4.0x8 auf dem Ace her? Asus macht genau das, was ich oben als sinnlos erklärt hatte! Der X570 ist ja nichts anderes als der IOD der Zen2-CPUs in einem anderen Fertigungsprozeß und bietet nochmal bis zu 16 PCIe-Lanes Gen4, wobei einige davon immer für SATA draufgehen.
Asus hat tatsächlich einen PCIe4.0x8-Slot an den Chipsatz gehängt, der muss aber mit der CPU über den PCIe4.0x4-Link des Chipsatzes kommunizieren.
Ich will jetzt nicht sagen, dass das komplett nutzlos ist - der Chipsatz ist auch sowas wie ein PCIe-Switch und z.B. ein x8-SSD in diesem Slot könnte gleichzeitig mit zwei x4-SSD am Chipsatz bzw. an der CPU order mit 1x4 und 4-6xSATA kommunizieren, ohne dass die Bandbreite limitiert. Aber ein x8-SSD an der CPU und eins am Chipsatz können nicht mit x8 kommunizieren, sondern nur mit x4.
Wenn das ein Problem ist, bleiben Dir tatsächlich nur S2066 oder TR4x.
