Noch ein paar Anmerkungen:
Am weitesten sind passive Interposer verbreitet. Das heißt diese Interposer haben keine Halbleiterbauelemente. Sie bestehen nur aus Metalliserungsebnen. Dabei ist die Leitungsbreite/Leitungsabstand (L/S) sehr relaxed. üblich sind L/S von 0,4/0,4 µm bis 0,8/0,8 µm. Das ist viel breiter als die feinsten Leitungen die bei diesen alten Prozessen möglich waren.
Das eigentliche Problem der heutigen Interposer ist, dass sie größer als das Recticle Limit von 26 x 32 mm² sind. D. h., sie können nicht mit Standardtechnik gefertigt werden. Man benötigt eine Lösung um Verbindungen zwischen den einzelnen Recticles zu ermöglichen. AFAIU ist es einer der Kostenfaktoren.
Silizium Interposer benötigen zwingend TSV, denn alle Verbindungen vom oder zum Mainboard müssen vertikal durch den Interposer geführt werden. das Anlegen der TSV ist mit zusätzlichen Prozessschritten verbunden.
Silizium Interposer sind, wenn man die Wärmeausdehung betrachtet, ideal um darauf Siliziumchiplets zu platzieren. Allerdings ist durch die schiere Größe der Interposer die unterschiedlche Wärmeausdehnung im Bezug auf das Mainboard oder das Substrat durchaus eine Herausforderung.
Der Vorteil von Siliziumbrücken ist neben der kleinen Fläche, dass sie keine TSV benötigen. Alle Leitungen zum oder vom Mainboard werden an der die Siliziumbrücke vorbei geführt.
Das ist ein sehr weites Feld und läuft unter Advanced Packaging.
aus Semiconductor Advanced Packaging von John H. Lau, Springer Verlag.
Die Nvidia AI-Beschleuniger waren bis einschließlich H100 Passive TSV-Interposer was auch als 2.5D bezeichnet wird. Die MI300 ist eine Kombination aus gestapelten aktiven Chips (3D) auf einem passiven TSV Interposer (2.5D)
Die 2.5D Integegration wurde von TSMC und Xilinx vorangetrieben.
Bei Xilinx war die Triebfeder große FPGAs zu verwirklichen.
Dieser Aspekt tritt nun bei den AI-Beschleunigern verstärkt in den Vordergrund,
HBM wurde von SK Hynix in Zusammenarbeit mit AMD vorangetrieben.
Hier war die Triebfeder mehr Bandbreite bereitzustellen. Was bei den Gaming GPUs letztendlich keinen Vorteil brachte ist für GPUs für HPC und AI-Beschleuniger essentiell
Ganz wichtig zu beachten ist, dass die Verbindung zwischen den einzelnen RAM-Chips des HBM-Stacks durch Microbumps hergestellt wird. Also durch Lot. Dies legt den Pitch (Abstand) den TSVs fest. Neben dem Volumen das die Microbumps beanspruchen führen die Übergänge Kupfer-Lot und Lot-Kupfer zu schlechteren elektrischen Eigenschaften.
IMO ist es nur eine Frage der Zeit bis die ersten HBM-Stacks mit Hybrid Bonding kommen.
Hybrid Bonding ist die Technik mit dem bei den Ryzen 5000X3D und Ryzen 7000X3D der 3D V Cache mit den CCDs verbunden wird, oder wie bei der MI300 IOD und XCD verbunden sind,
AMD Foiliensatz zur MI300
Hybrid Bonding heißt es weil 2 Verbindungen in einem Prozess erzeugt werden, eine Kupfer-Kupfer-Verbindung zwischen den Kontaktflächen und eine Oxid-Oxid-Verbindung zwischen den Isolationsflächen um die Kontakte herum.
Hier wird die Prozessvariante des Direct Bonding gezeigt.
Zu a) Kernpunkt ist dass die Oberflächen richtig vorbereitet werden. Die Siliziumoxidflächen müssen extrem eben sein. Das Verfahren um das zu erreichen heißt Chemical Mechanical Polishing CMP. Da das Kupfer weicher ist wird es stärker abgetragen als das Siliziumoxid, die Lücke zwischen den Kontakten ist notwendig, darf aber nicht zu groß sein.
Zu b) Das die Siliziumoxid. Oberflächen sehr eben sind, verbinden sie sich spontan. D. h., nachdem die beiden Chips aufeinander platziert wurden kleben sie aneinander und müssen nicht mehr fixiert werden. Außerdem sind die Kontaktoberflächen durch das Umliegende Siliziumoxid vor Sauerstoff geschützt. D. h. im weiteren Prozess können die Kontaktflächen nicht mehr oxidieren.
zu c) Kupfer hat einen höheren Wärmeausdehnungskoeffizent (CTE) als das Siliziumoxid. Deshalb dehnt sich das Kupfer beim Erwärmen stärker aus. Das führt dazu dass die Kontaktflächen beider Seiten sich berühren und sich schließlich sogar ein Druck ausbaut.
zu d) Bei der für technische Prozesse moderaten Temperatur von 300 °C heilen die Grenzflächen sowohl bei der Oxid-Oxid-Verbindung als auch bei der Kupfer-Kupfer-Verbindung aus. Idealerweise kann man in Schnitten diese Grenzflächen nicht mehr erkennen.
Hybrid Bonding führt zur Verbindungen mit nahezu idealen elektrischen Eigenschaften. Es ist beinahe so, als wären es Verbindungen im selben Chip. Deshalb sind keine IO-Schaltkreise in den Verbindungen erforderlich.
Aus einem Vortrag von AMD
Advanced Packing steht für eine Verbindung über einen Silizium Interposer
3D Stacked steht für eine Verbindung die mittels Hybrid Bonding zwischen zwei Chiplets angelegt wurde.
Wenn man dies betrachtet kann man nachvollziehen warum es unausweichlich ist, die HBM-Stacks per Hybrid Bonding aufzubauen und direct per Hybrid Bonding auf dem AI-Beschleuniger zu platzieren. Hier ist die Herausforderung die Wärme abzuführen.
Jetzt hört man kleinere Zahlen und sieht realistische Roadmaps.
Falls es interessiert:
Das Thema 450 mm müsste reanimiert werden, aber die technischen Herausforderungen sind eher noch gewachsen. Für viele Prozesse sind dünngeschliffene Wafer erforderlich.
Erst bei der MI300 ist AMD wieder auf einen Silizium Interposer gewechselt, IMO hat das fertigungstechnische Gründe. Denn die die Chiplets auf einem starren Interposer zu platzieren ist IMO erheblich einfacher als das ganze mit vielen Siliziumbrücken zu verbinden.
Der Grund warum Siliziuminterposer momentan konkurrenzlos sind, sind die winzige Kontakte und feinen Leiterbahnen die auf Siliziuminterposer dank der Halbleitertechnik erreicht werden können.
Vorteile sind dass man das Powernetwork mit größeren Querschnitten umsetzen kann, was den Widerstand senkt und dass damit auf der Vorderseite mehr Platz bereitsteht, weshalb man den Pitch der M0-Metalisierungsebene (direkt zum Silizium) ein bisschen größer machen kann.
Der Nachteil ist ein komplexerer Prozess und schlechtere Wärmeabfuhr
Am weitesten sind passive Interposer verbreitet. Das heißt diese Interposer haben keine Halbleiterbauelemente. Sie bestehen nur aus Metalliserungsebnen. Dabei ist die Leitungsbreite/Leitungsabstand (L/S) sehr relaxed. üblich sind L/S von 0,4/0,4 µm bis 0,8/0,8 µm. Das ist viel breiter als die feinsten Leitungen die bei diesen alten Prozessen möglich waren.
Das eigentliche Problem der heutigen Interposer ist, dass sie größer als das Recticle Limit von 26 x 32 mm² sind. D. h., sie können nicht mit Standardtechnik gefertigt werden. Man benötigt eine Lösung um Verbindungen zwischen den einzelnen Recticles zu ermöglichen. AFAIU ist es einer der Kostenfaktoren.
Silizium Interposer benötigen zwingend TSV, denn alle Verbindungen vom oder zum Mainboard müssen vertikal durch den Interposer geführt werden. das Anlegen der TSV ist mit zusätzlichen Prozessschritten verbunden.
Silizium Interposer sind, wenn man die Wärmeausdehung betrachtet, ideal um darauf Siliziumchiplets zu platzieren. Allerdings ist durch die schiere Größe der Interposer die unterschiedlche Wärmeausdehnung im Bezug auf das Mainboard oder das Substrat durchaus eine Herausforderung.
Der Vorteil von Siliziumbrücken ist neben der kleinen Fläche, dass sie keine TSV benötigen. Alle Leitungen zum oder vom Mainboard werden an der die Siliziumbrücke vorbei geführt.
Ich denke mit Aufbau meinst Du die Technik mit der HBM-Stacks und AI-Beschleuniger verbunden werden.u-blog schrieb:
Das ist ein sehr weites Feld und läuft unter Advanced Packaging.
aus Semiconductor Advanced Packaging von John H. Lau, Springer Verlag.
Die Nvidia AI-Beschleuniger waren bis einschließlich H100 Passive TSV-Interposer was auch als 2.5D bezeichnet wird. Die MI300 ist eine Kombination aus gestapelten aktiven Chips (3D) auf einem passiven TSV Interposer (2.5D)
Die 2.5D Integegration wurde von TSMC und Xilinx vorangetrieben.
Bei Xilinx war die Triebfeder große FPGAs zu verwirklichen.
Dieser Aspekt tritt nun bei den AI-Beschleunigern verstärkt in den Vordergrund,
HBM wurde von SK Hynix in Zusammenarbeit mit AMD vorangetrieben.
Hier war die Triebfeder mehr Bandbreite bereitzustellen. Was bei den Gaming GPUs letztendlich keinen Vorteil brachte ist für GPUs für HPC und AI-Beschleuniger essentiell
Ganz wichtig zu beachten ist, dass die Verbindung zwischen den einzelnen RAM-Chips des HBM-Stacks durch Microbumps hergestellt wird. Also durch Lot. Dies legt den Pitch (Abstand) den TSVs fest. Neben dem Volumen das die Microbumps beanspruchen führen die Übergänge Kupfer-Lot und Lot-Kupfer zu schlechteren elektrischen Eigenschaften.
IMO ist es nur eine Frage der Zeit bis die ersten HBM-Stacks mit Hybrid Bonding kommen.
Hybrid Bonding ist die Technik mit dem bei den Ryzen 5000X3D und Ryzen 7000X3D der 3D V Cache mit den CCDs verbunden wird, oder wie bei der MI300 IOD und XCD verbunden sind,
AMD Foiliensatz zur MI300
Hybrid Bonding heißt es weil 2 Verbindungen in einem Prozess erzeugt werden, eine Kupfer-Kupfer-Verbindung zwischen den Kontaktflächen und eine Oxid-Oxid-Verbindung zwischen den Isolationsflächen um die Kontakte herum.
Hier wird die Prozessvariante des Direct Bonding gezeigt.
Zu a) Kernpunkt ist dass die Oberflächen richtig vorbereitet werden. Die Siliziumoxidflächen müssen extrem eben sein. Das Verfahren um das zu erreichen heißt Chemical Mechanical Polishing CMP. Da das Kupfer weicher ist wird es stärker abgetragen als das Siliziumoxid, die Lücke zwischen den Kontakten ist notwendig, darf aber nicht zu groß sein.
Zu b) Das die Siliziumoxid. Oberflächen sehr eben sind, verbinden sie sich spontan. D. h., nachdem die beiden Chips aufeinander platziert wurden kleben sie aneinander und müssen nicht mehr fixiert werden. Außerdem sind die Kontaktoberflächen durch das Umliegende Siliziumoxid vor Sauerstoff geschützt. D. h. im weiteren Prozess können die Kontaktflächen nicht mehr oxidieren.
zu c) Kupfer hat einen höheren Wärmeausdehnungskoeffizent (CTE) als das Siliziumoxid. Deshalb dehnt sich das Kupfer beim Erwärmen stärker aus. Das führt dazu dass die Kontaktflächen beider Seiten sich berühren und sich schließlich sogar ein Druck ausbaut.
zu d) Bei der für technische Prozesse moderaten Temperatur von 300 °C heilen die Grenzflächen sowohl bei der Oxid-Oxid-Verbindung als auch bei der Kupfer-Kupfer-Verbindung aus. Idealerweise kann man in Schnitten diese Grenzflächen nicht mehr erkennen.
Hybrid Bonding führt zur Verbindungen mit nahezu idealen elektrischen Eigenschaften. Es ist beinahe so, als wären es Verbindungen im selben Chip. Deshalb sind keine IO-Schaltkreise in den Verbindungen erforderlich.
Aus einem Vortrag von AMD
Advanced Packing steht für eine Verbindung über einen Silizium Interposer
3D Stacked steht für eine Verbindung die mittels Hybrid Bonding zwischen zwei Chiplets angelegt wurde.
Wenn man dies betrachtet kann man nachvollziehen warum es unausweichlich ist, die HBM-Stacks per Hybrid Bonding aufzubauen und direct per Hybrid Bonding auf dem AI-Beschleuniger zu platzieren. Hier ist die Herausforderung die Wärme abzuführen.
Das war aber sehr optimistisch gedacht und AFAIK keine allgemeine Ansicht zur Zukunft der Kernfusion. Seit ich klein bin heißt es 50 Jahre.DevPandi schrieb:Ich erinnere mich noch vor 20 Jahren, als die ersten Durchbrüche waren, die ich mit gemacht habe, wo es dann hieß, dass es noch 10 Jahre braucht, bis der erste Reaktor an den Start geht.
Jetzt hört man kleinere Zahlen und sieht realistische Roadmaps.
Falls es interessiert:
Das was @Land_Kind verlinkt macht ziemlich deutlich, dass das Thema tot ist. Das war auch mein Eindruck. Im übrigen traue ich der Darstellung von Scotten Jones deutlich mehr als die eines Söldners der im Clinch mit TSMC liegt.Weyoun schrieb:
Das Thema 450 mm müsste reanimiert werden, aber die technischen Herausforderungen sind eher noch gewachsen. Für viele Prozesse sind dünngeschliffene Wafer erforderlich.
Sliziumbrücken (EMIB) gibt es auch von TSMC und anderen z. B. ASE. Bei der MI250 verbinden Siliziumbrücken die HBM-Stacks mit den GDC.senf.dazu schrieb:
Erst bei der MI300 ist AMD wieder auf einen Silizium Interposer gewechselt, IMO hat das fertigungstechnische Gründe. Denn die die Chiplets auf einem starren Interposer zu platzieren ist IMO erheblich einfacher als das ganze mit vielen Siliziumbrücken zu verbinden.
An Glas und organischen Interposern (Fanout) wird von vielen Unternehmen geforscht.senf.dazu schrieb:
Der Grund warum Siliziuminterposer momentan konkurrenzlos sind, sind die winzige Kontakte und feinen Leiterbahnen die auf Siliziuminterposer dank der Halbleitertechnik erreicht werden können.
Das Backside Power Distribution Network hat damit nichts zu tun. Hier geht es darum die Daten von der Frontseite und die Power von der Rückseite zuzuführen.senf.dazu schrieb:
Vorteile sind dass man das Powernetwork mit größeren Querschnitten umsetzen kann, was den Widerstand senkt und dass damit auf der Vorderseite mehr Platz bereitsteht, weshalb man den Pitch der M0-Metalisierungsebene (direkt zum Silizium) ein bisschen größer machen kann.
Der Nachteil ist ein komplexerer Prozess und schlechtere Wärmeabfuhr
