News AMD Epyc 8004: Siena sorgt im Sockel SP6 doch noch für eine Überraschung

[Volker]

AMD machte bis zur letzten Minute ein großes Geheimnis aus der Server-CPU-Familie Siena, nun ist bekannt warum: Die Prozessoren der Serie Epyc 8004 nutzen ebenfalls Zen-4c-Kerne. Mit nur vier CPU-Chiplets und einem zentralen I/O-Die sind im neuen Sockel SP6 damit bis zu 64 Kerne und bis zu 1.152 GByte DDR5-RAM möglich.

Zur News: AMD Epyc 8004: Siena sorgt im Sockel SP6 doch noch für eine Überraschung

 

[CDLABSRadonP...]

Jetzt ergibt einiges mehr Sinn.
Dafür steht jetzt eine neue Frage im Raum: Warum benutzt AMD für Genoa und Genoa-X den gleichen IO-DIE-Shot und für Siena und Bergamo einen anderen? Sie sollten ja beide das gleiche DIE zeigen, das ist klar --- rein optische Gründe?

 

[bad_sign]

Achso es geht um die Optik
Vielleicht weil 12 Dies angebunden und bei den anderen nicht?

 

[Cool Master]

Die "PN" sind einfach nur TDP-Reduzierte Versionen der "P" oder sehe ich das falsch?

 

[CDLABSRadonP...]

Sie sind auch in beide Richtungen für ein breiteres Spektrum an Temperaturen freigegeben. Von -5° bis +85° vs. 0° bis +75°.

 

[blackiwid]

gut weniger Cache bedeutet neben anderen Sachen sicher auch automatisch weniger Stromverbrauch, aber heißt das auch das die Preise entweder schon deutlich besser sind im Vergleich zur Leistung wie Intel oder ist erstmal nur die Marge größer und mehr Spielraum für nen zukünftigen Preiskampf

 

[Redirion]

https://geizhals.de/amd-epyc-9554p-100-000000804-a2863554.html?hloc=de

hat laut AMD offiziell 1kU Pricing 7,104 USD
Im Gesamtvergleich ist der 7742 aber weiterhin ziemlich unschlagbar und auch Dual-Socket geeignet:
https://geizhals.de/?cat=cpuamdam4&sort=r&xf=14840_64~16689_20
1kU Pricing 6,950 USD

Der Sienna 64 Core mit 4,950 USD sollte also rasch im Preis fallen, damit er irgendwie verkäuftlich wird für kleine und mittelständische Unternehmen.

 

[cbtestarossa]

Könnte man für die Hälfte des Preises nicht gleich einen Ryzen PRO verwenden der weniger Strom verbraucht und mehr Takt bietet?

Blick da echt nicht durch aber wird schon einen Sinn haben warum es Epyc gibt.

 

[Rock Lee]

Kann man die Packavegrößen vom AM5 Ryzen und Bergamo-Sockel mal im Artikel mit dem SP6 gegenüberstellen?

 

[SANDTIGER]

Hmm und ich dachte mehr Cache spart eher mehr Strom siehe X3D ..naja AMD wird es schon wissen.

 

[Excel]

Das kann man so pauschal nichts sagen. Kommt auf die Anwendung an.

 

[0x8100]

@Volker

Sechs PCIe-Gen5-Lanes und die restlichen Features verdeutlichen dann wieder, dass es hinsichtlich der Möglichkeiten kaum ein Limit gibt.

6 pcie 5.0 lanes? nicht 96? 6 wären etwas knapp für "kaum ein limit"

 

[Coeckchen]

Hmm und ich dachte mehr Cache spart eher mehr Strom siehe X3D ..naja AMD wird es schon wissen.

Das trifft vor allem auf Spiele zu. Zudem takten die X3D's nicht so hoch. Und die letzten paar hundert MHZ ziehen auch unverhältnismaßig viel Saft aus der Dose.

 

[BLR]

@Volker

6 pcie 5.0 lanes? nicht 96? 6 wären etwas knapp für "kaum ein limit"

Bekommst ja auch noch 96x 4.0 Hat hier schon mal jemand einen EPYC ausgereizt? Abgesehen von so Sachen wie Beschleuniger/Grafikkarten.

 

[0x8100]

Bekommst ja auch noch 96x 4.0

laut folie sollen es 96 5.0 sein.

 

[cbuser01]

Epyc 8324P = 32 Kerne Zen4c, 2,65/3,00 GHz, 128 MB Cache, 6ch-Memory, 96 PCIe Lanes = 1.895 USD
Epyc 9354P = 32 Kerne Zen4, 3,25/3,80 GHz, 256 MB Cache, 12ch-Memory, 128 PCIe Lanes = 2.730 USD

Die TDP ist beim Siena natürlich ein Stück niedriger, allerdings bekommt man den großen Bruder auch auf eine cTDP von 240 Watt runter.

Ich denke nicht, dass wie Siena groß in irgendwelchen klassischen Servern sehen. Zumindest nicht von den großen OEMs. Eher was für Edge/5G Appliances.

 

[fdsonne]

Spannend dürfte die Speicheranbindung werden. Bei nur "vier" IF Links sind das halt auch weniger in der Theorie mögliche Bandbreite. Das RAM Interface auf 6CH zu reduzieren ergibt also Sinn, da die Bandbreiten eh verpuffen.

Interessant ist so ein Modell für Cloud Computing und wo man mit VMs arbeitet. Weil 16C/32T pro CCD schlicht doppelt so viele vCPUs pro IF Kanal Bein zum IO Die sind als bei den großen Modellen. Ob das der Cache der großen Modelle ausgleichen kann, hängt vom Workload ab. Häufig gar nicht mal so wirklich, denn sobald bei den großen mehr Threads als ein CCD liefern, benötigt werden, bremst die IF durch hohe Latenzen.


Gut das AMD einen Weg geht um nicht noch größere Trümmer an CPUs im Umsatzreichen Einsteiger und Mittelklasse Servermarkt zu bringen. 12CH Memory und 8-12 CCDs braucht man da jetzt nicht zwangsweise aber bis dato gab es entweder kompromissbehaftetes teildeaktiviertes Zeug oder eben Intel (mit wieder anderen Kompromissen)

Epyc 8324P = 32 Kerne Zen4c, 2,65/3,00 GHz, 128 MB Cache, 6ch-Memory, 96 PCIe Lanes = 1.895 USD
Epyc 9354P = 32 Kerne Zen4, 3,25/3,80 GHz, 256 MB Cache, 12ch-Memory, 128 PCIe Lanes = 2.730 USD

Hier sind es dann aber 8C pro CCD vs. 4C pro CCD. Software die mehr wie 4 Threads mit laufzeitkritischen Tasks befeuert, wird wahrscheinlich auf dem vermeindlich kleineren Modell gar nicht langsamer, vielleicht sogar schneller laufen Mal vom Takt abgesehen - der ist natürlich niedriger.

Es ist zwar die doppelte Anzahl an Cache in total, aber dafür auch auf die doppelte Anzahl an CCDs verteilt, was pro Thread wieder die gleiche Menge macht.

 

[stefan92x]

Blick da echt nicht durch aber wird schon einen Sinn haben warum es Epyc gibt.

Ryzen Pro hört natürlich auch schon bei 16 Kernen auf, während es hier bis 64 hoch geht. Bei den kleineren Modellen hast du von der reinen Performance her durchaus recht, aber die sind auch nicht für Systeme gedacht, in denen es auf CPU-Leistung ankommt, sondern wo der IO-Durchsatz entscheidend ist. Und da bietet Epyc einfach ein vielfaches an PCIe und DDR Bandbreite verglichen mit einem Ryzen.

 

[TeHaR]

128 Threads bei 155W, d.h. 1,2W pro Thread, das ist schon krass für eine Server CPU

 

[masked__rider]

Gut aufpassen Leute, in dem Artikel ist sicher wieder ein Hinweis zum nächsten Nikolaus-Gewinnspiel.