News AMD Ryzen 5000: Angeblich vier neue Modelle und purzelnde Preise

[testwurst200]

Wer eine Notlösung für den Fall der Fälle haben will, der zahlt dafür halt, auch wenn man es nie braucht. Es ist quasi eine Versicherung für GPU-Probleme.

Der bastler hat ziemlich oft nich eine alte gpu rumliegen. Glaube bei mir wäre es hd 6850
Nur CPUs zur Auswahl mit integrierter Grafik schränkt mich doch viel zu arg ein.

Btw: mir ist noch nie eine GPU verreckt

@RKCPU
Ich werde auch nach dem 5700x Ausschau halten

 

[Ironbutt]

Ob es einen 7990X3D geben wird für AM5 mit 64C/128T? Spätestens damit würde AMD ja alles von intel zu Kleinholz machen

gibts doch schon längst, nennt sich Threadripper. Für den Ottonormal-Daddler natürlich vollkommen uninteressant. Bis Spiele nur mal ansatzweise in solche (C/T)Regionen vordringt wird noch sehr viel Wasser den Rhein runter gehen.

 

[Burfi]

Wegen der aktuellen Lage und dem massiven Lieferproblemen gehe ich längerfristig von schlechter Verfügbarkeit aus für die neuen CPU Serien. Vor allem DDR5 Ram wird ein riesiges Problem für die neue AM5 Plattform, weil aktuell langsamer und / oder viel teurer als DDR4.

Ich bin da seit der Kauf der RTX 3080 ein gebranntes Kind - ich habe 4 Monate auf die neue Karte direkt nach Release gewartet und damals schon 1000 CHF bezahlt..

Also habe den aktuellen Preisrutsch ausgenutzt um meine CPU von 3700x auf 5800x upzugraden.
Ich wollte schon länger meinen Desktop auf Thunderbolt 4 aufrüsten (mit Display Port in) und die günstigste Lösung war mein neues Asus B550 ProArt Mainboard.
Der Zeitpunkt war genau richtig, da mein alter 3700x inklusiven 2 Jahre altem billig AsRock B450M Steel Legend Mainboard für 320 CHF gebraucht wegging. Mit dem aktuellen 1:1 Kurs zum € habe ich damit direkt den 5800X bekommen bei Amazon für 310€.
Natürlich habe ich für das Mainboard extra bezahlt, aber das war es wert. Vor allem, weil ich sonst nichts weiter austauschen musste für das Upgrade und es sich um eine stabile Plattform ohne Macken handelt.

Mit dem Upgrade hat sich nun auch mein massives CPU Limit in Warzone und GTA V aufgelöst.
Also ja - der 3700X hat meine RTX 3080 (undervoltet) deutlich limitiert, obwohl ich auf 3440*1440@100Hz spiele.

 

[ETI1120]

Der Ryzen 5 5500 ist Resteverwertung.

Auf die Ryzen 5 5600 und Ryzen 7 5700X kann ich mir momentan keinen Reim machen.

Früher oder später muss AMD die Preise anpassen.

Eher schlechte Entscheidungen beim MCM Design und der Auftragsfertigung. Der ZEN 2 hätte längst EOL sein müssen.

Wieso? Wenn AMD Bestellungen für Rome-Server-CPUs erfüllen muss, fallen genügend Chiplets an die nicht für die Server geeignet sind. Diese Chiplets werden in den Ryzen 3000 verwertet

Meinetwegen sogar in 12nm den ZEN 3 als kastrierten Athlon anbieten.

Und was soll das bringen? Ladenhüter? Die Fertigung in 7 nm ist ein wesentlicher Faktor für den Erfolg von Zen 2 und Zen 3. Ein Zen 3 in 12 nm wäre eine Farse.

Die Kapazitäten bei GF benötigt AMD für die IODs.

Der I/O Die längst mit IGP in 12nm für Desktop und Server und 7nm für Notbooks und High Performance.

Der IOD wird in 12 nm gefertigt weil es keinen Sinn ergibt diesen in 7 nm zu fertigen. Der IOD wäre in 7 nm genauso groß und wegen den höheren Waferpreisen erheblich teurer.

Beide IODs sind gemeinsam designed. Der Server-IOD ist 4 x der Client IOD. Diese konzeptionelle Wiederverwendung hat Kosten und Designresourcen gespart.

Weil beide IODs bei GF gefertigt werden, bleiben mehr Kapazitäten für APUs, CCDs und GPUs bei TSMC.

Bei AMD muss der mobile Chip so aussehen, nur das der I/O DIE der Größte ist.

Mit dem aktuell verwendeten Packaging sind Chiplet-Notebook-CPUs nicht umsetzbar. Erst wenn AMD Techniken wie FOPLP verwendet, kann AMD Chiplets im 45 W Segment anbieten.

Das Aufteilen einer CPU auf Chiplet erhöht die Gesamtfläche um ca 10 %. Denn die Interchiplet-Kommunikation benötigt Fläche . Ein wichtiger Bestandteil des Chiplet-Konzepts ist dass der große IOD mit einem billigeren Prozess gefertigt wird.

Verkauft man weniger Notebooks, kann man den I/O iGP DIE immer noch in Desktops verlöten.

Dieses Problem hatte AMD in den letzten Jahren nie.

Der Notebookmarkt ist größer als der Desktopmarkt.

Die AMD Brechstange umbedingt in das Notebook Segment einzubrechen wäre mit dem MCM Design besser ohne für die Gurken RX6500XT auch noch teuren 7nm Waferplatz aufzuwenden.

AMD bietet aktuell kein MCM mehr an. Das war Zen.

Der mit Zen 2 eingeführte Ansatz mit Chiplets geht erheblich weiter. Und er brachte AMD den Durchbruch.

Dann wären sogar mehr Waferkapazitäten für ZEN 3 CPUs frei, wenn Frau Su so scharf auf den Servermarkt ist.

Wenn AMD auch den IOD auf 7 nm fertigen würden, hätte AMD weniger Kapazitäten für CCDs.

Der Servermarkt ist nun Mal das Mass aller Dinge.

Besser spät als nie aber das ganze ein Jahr früher wäre weit besser gewesen.

AMD konnte alles was sie hergestellt haben verkaufen.
Wieso hätte AMD die Preise senken sollen? Bis Frühjahr 2021 waren die Ryzen 5000 sogar über UVP.

Das man den Markt unter 250€/200€ lange nicht bedient hat war schon schwach.

Was hätte AMD tun sollen.
Chips teildeaktivieren, die sie auch so verkaufen können?
Preise senken und dann zusehen wie die CPUs über UVP verkauft werden?

Auch hier, der etwas höhere Boost hat dem 3800X seinerzeit fast nichts gebracht, ein 5700X3D würde gerade in Spielen vermutlich einiges bringen würde aber den 5800X3D wohl überflüssig machen und beim 5800X3D kann man halt ein höheres Preisschild drankleben am Ende vermutlich der gleich Grund, warum erst jetzt ein 5700X kommt.

Warum AMD jetzt einen 5700X bringt, kann man erst beurteilen, wenn die Specs und die neuen Preise bekannt werden.

Es könnte sein, dass noch CCDs herumliegen, die zu schlecht für den 5800X bzw. den 5600X sind. Und diese zu sammeln benötigt eben Zeit.

Einen 5700X3D anzubieten ergibt keinen Sinn.

Also ich hätte ja lieber News zu einer baldigen einer APU mit RDNA2 und maximal (!) 45W TDP gesehen.

Da wird so schnell nichts kommen. Rembrandt benötigt AM5 und ich erwarte nicht, dass AMD Rembrandt mit dem Start von AM5 anbietet.

AMD hat selbst gesagt, dass Rembrandt auf dem Desktop erst dann erscheint, wenn die Preise für DDR5 passen.

Dann würden sie ja nur noch Epyc anbieten, die die höchste Marge haben.

Es eignen sich nicht alle Chiplets für die EPYCs, deshalb fallen immer Chiplets für Ryzen an.

Und der Absatz von EPYC läuft erst seit 2021 richtig gut.

AMD muss aber auch das untere Segment anbieten, da das nachgefragt wird und man auch dort Gewinn macht, wenn auch weniger.

Es ist eben das Problem von AMD, dass sie weniger Kapazitäten haben als Intel. Bis 2021 konnte AMD alles was sie produziert haben als Ryzen 5600X oder teurer loswerden.

Jetzt steht AMD vor der Wahl die Preise zu senken oder neue CPUs anzubieten.

Die Fremdfertigung bei TSMC ist nicht der Grund dass AMD nicht noch mehr fertigen konnte. Hätte AMD frühzeitig ausreichend Wafer bestellt, hätte TSMC die Kapazität bereitgestellt. Aber kurzfristig zusätzliche Kapazitäten zu der bestellten Kapazität zu bekommen ist in der aktuellen Lage schwierig.

Und das ist der Tatsache geschuldet, dass der IO Die dafür genutzt wurde. Bis dahin hatten die noch auf PCIe 2.0 gesetzt, obwohl 3.0 seit Jahren etabliert war.

Das hat mich bei den B350 und B450 massiv gestört.

AMD wird ganz sicher beim Chipset auch auf PCIe 4.0 gehen.

Das hoffe ich inständig. AMD kann eine Enthusiasten-Lösung mit durchgängig PCIe 5 anbieten. Aber dies wollen die wenigsten bezahlen. Für die meisten ist eine Lösung mit PCIe 4.0 ausreichend.

Nur wenn sie wieder den IO Die als Chipset nutzen, wird es anders aussehen.

Es ist erstaunlich ruhig was die AM5-Chipsets angeht.

Der Trick mit dem IOD als Chipsatz war ein Notbehelf weil ASMedia kein PCIe 4.0 liefern konnte.
Ich denke nicht dass AMD die AM5-Chipsets auf 7 nm fertigen lässt. Wenn AMD das Chipset selbst herstellt werden sie es IMHO auf 14 nm herstellen.

Was mich ein bisschen nachdenklich macht ist dass das X670-Chipset nicht gekommen ist. War es eine Ente oder war AMD mit dem X670-Chipset unzufrieden und hat es eingestampft?

 

[Try2fixit]

Wenn der 5800X3D die gleichen Taktraten hätte, wie der normale 5800X, dann wäre das super gewesen. Aber da anscheinend nur der 5800er als X3D kommt und nicht der 5900er sowie der 5950er, deutet es derzeit stark darauf hin, dass man die Multicore-Performance der Single-Core Performance entsprechend geopfert hat, nur um vielleicht die schnellste Spiele-CPU zu generieren.

 

[hongkongfui]

"Praktisch wie ein Ryzen 5 5600G nur ohne iGPU soll der Ryzen 5 5500 sein, heißt es bei Chiphell."

@MichaG
Heise schreibt nun was anderes:
"Im chinesischen Chiphell-Forum wurden Spekulationen ad acta gelegt, dass es sich beim Ryzen 5 5500 um einen Kombiprozessor aus der Cezanne-Familie mit deaktivierter GPU handeln könnte, praktisch ein kastrierter Ryzen 5 5600G. Alle Neuvorstellung gehören demnach zur schnelleren Vermeer-Baureihe mit mehr Level-3-Cache."

https://www.heise.de/news/AMD-Ryzen-Guenstigere-Prozessoren-gegen-Intels-Alder-Lake-6541611.html

 

[modena.ch]

Völlig unsachlich. Das ist das normale vorgehen. Der x570 war die einzige Ausnahme in der ganzen PCIe Geschichte, wo der Chipsets direkt zu Anfang auch auf den neuen Standard gesprungen ist
Und das ist der Tatsache geschuldet, dass der IO Die dafür genutzt wurde. Bis dahin hatten die noch auf PCIe 2.0 gesetzt, obwohl 3.0 seit Jahren etabliert war.
AMD wird ganz sicher beim Chipset auch auf PCIe 4.0 gehen. Nur wenn sie wieder den IO Die als Chipset nutzen, wird es anders aussehen.

Dann hätte man es wenigstens sinnvoll machen sollen.

Was bringt PCIe 5.0 beim x16er Grafikkarten Slot und warum nimmt man nicht noch den ersten M.2 dazu, wenn Storage das Einzige ist was profitiert?
Warum bindet man nicht gleich den Prozessor mit PCIe 5.0 an den Chipset und spart sich mehr Prozessor Lanes für was Sinnvolles?

Also das hat man bei der Einführung von Ivy mit Z77 geschicker gelöst. Da gabs aufgrund der gestiegenen PCIe Bandbreite gleich mal Sinnvolles wie USB 3.0 oder Thunderbolt neben dem 3.0er Graka Slot.

Und wiso sollte AMD den IO Die nich wieder missbrauchen? Der wird diesmal wohl in 7NM produziert und damit auch relativ sprsam. Und dann kann man natürlich PCIe 5.0 all in gehen.

 

[Fegr8]

Lass man uns überaschen ob die IO immer noch mit Zen4 12nm oder 7nm sein wird.
Fakt ist das seit letzes Jahr AMD nicht mehr an GF gebunden ist mit der neuen Wafer Supply Agreement. Und man sieht das diese nur noch maximal jährlich verlängert wird. Und eine große Stückzahl geht auch für die Mainboards drauf, diese nutzten ja den 14nm von GF. Wenn man die Stückzahl plus die längerfristigen Verträge für Embedded/Pro/Epyc/Mainboards anschaut, da bleibt nicht wirklich viel mehr übrig für Zen4! Vielleicht wird mit Zen4 noch der IO in 12nm produziert obwohl es ziemlich knapp von der Stückzahl. Aber für Zen5 sind bisher gar keine Kapazität in der Zukunft reserviert und da wird sicher der IO kleiner sein!

 

[Nebula2505]

Wäre interessant, wenn ihr den 5800X einmal im Eco Modus mit 65 Watt durch den Test Parcours laufen lassen würdet, sowie den 5600G und SMT ausschalten würdet, müssten ja sogar bisschen höherer Takt daraus entstehen, den 5600 braucht man ja nicht zu simulieren, entweder ist es ein 5600X mit 45 Watt Tdp, die man als User einfach mit pbo erhöhen kann oder es ist auch ein 65 Watt SKU, dass einfach 100-200MHz niedriger taktet als die X Variante.

Was ich bei AMD entspannt finde ist, dass man eigentlich nicht mehr übertakten muss bei den 65 Watt Modellen, sondern einfach nur pbo auf 100 Watt stellen kann, curve optimizer läuft bei allen Freunden bisher mindestens auf -20 stable all core, bei mir mit -25. Also da -15 sollte bei fast jedem gehen, da hast du mit den 100 Watt max power limit schon so viel mehr Takt als Stock in multi core Szenarien.

 

[_roman_]

curve optimizer läuft bei allen Freunden bisher mindestens auf -20 stable all core, bei mir mit -25. Also da -15 sollte bei fast jedem gehen,

Ich hatte Berechnungsfehler bei dem älteren AGESA und bei der Agesa Version 1.2.0.5 bei Curve optimizer größer oder gleich -5 all core.

Es sind Pauschalaussagen welches man immer Curve Optimizer mit "Wert" XY betreiben kann.

Leider machen Leute keinen Stabilitätstest.
Leider sieht man Fehler in Binaries nicht gleich welche durch Curve Optimizer entstanden sind. Es ist sehr mühsam diesen Fehler zu finden.

Wenn man nicht mit einem Rechner arbeitet kann man gerne mit Curve Optimizer experimentieren.

Möglicherweise ist das(s) MSI Gaming EDGE WIFI B550 mainboard einfach ungeeignet für Curve Optimizer. Getestet wurden 3x 5800x + 1x 3700x CPUs. Es liegt nicht an einer schlechteren CPU.
Ich habe vor kurzem auch den RAM ersetzt um die Möglichkeit des Mainboards, den Einfluss des RAMS auszuloten.

 

[alkaAdeluxx]

Die Anpassung des Preises hätte imho gereicht.
Es reicht doch von jeder Kernanzahl ein Modell zu haben vollkommen aus.
Ich habe es immer gefeiert, das bei AMD alle CPUs einen offenen Multi und SMT haben und jetzt machen die das ganze Bild mit dem popligen 6 Kerner ohne SMT kaputt.
Kann mir kaum vorstellen das so viel Ausschuss übrig bleibt das es für 6/12 chiplets nicht mehr reicht.

 

[Phear]

Leider machen Leute keinen Stabilitätstest.
Leider sieht man Fehler in Binaries nicht gleich welche durch Curve Optimizer entstanden sind. Es ist sehr mühsam diesen Fehler zu finden.

Wenn man nicht mit einem Rechner arbeitet kann man gerne mit Curve Optimizer experimentieren.

Habe ich aufgegeben. Viele behaupten immer, dass irgendwas stabil ist, aber ohne sehr zeitaufwendige Tests ist es halt unmöglich das zu definieren.
Insofern rate ich dem 0815 User eher die Finger vom Curve Optimizer zu lassen. Irgendwas einstellen und dann benutzen kann zwar funktionieren, aber auch nur so lange bis es irgendwann nicht mehr funktioniert

Ich hoffe der 5600x fällt noch etwas mehr. Suche noch eine Ablöse des 2600 meiner Frau. Alternativ wäre auch ein 5700x interessant. Je nach Preis dann.

 

[modena.ch]

Oder die Schicht über dem Cache ist einfach etwas dünner.

Die Dicke wäre auch bei einem schlechterem Wärmetransport nicht relevant für die TDP, dabei geht es rein um den zusätzlichen Energieverbrauch vom Cache.

Bei Szenarien wo ein großer Cache keinen Vorteil bringt sinkt bei weniger Takt die Leistung.

Wird sich zeigen. Allgemeingültig für jedes Spiel eher nicht.


Übrigens wären evtl. manche älteren Boards bei AM4 in der Lage die CPU Lanes als PCIe 4.0 bereit zu stellen, das hat AMD jedoch aktiv unterbunden.

Richtig, je nach Lust und Laune vom Boardhersteller geht das seit ein paar Wochen (in)offiziell.

Daher mein Rat wie immer bei Upgrades: Berücksichtigen was ein Plattformwechsel kostet und in alle Richtungen offen sein. Gibt viel Auswahl.

Wenn zusätzlicher Cache auf den bestehenden aufgebracht wird, wird das sicher nicht dünner als bisher.
Und da wirst auch die Bestandteile der Kerne daneben auf dieselbe Dicke bringen müssen.

Doch bei einem schlechteren Wärmetransport wird man den Takt auch entsprechend nach unten anpassen müssen. TDP hin oder her. Der neue Cache alleine verbraucht nicht so arg viel zusätzlich.

Dass es viel weniger Takt gibt wird sich erst noch herausstellen müssen. Bei Zen 3 wurde ja bisher immer ein Max Boost angegeben, den auch jeder mit guter Kühlung übertreffen konnte.
Damit würd ich auch beim 3D rechnen und dann ist der Taktunterschied nicht mehr soooo relevant.
Das sind bei Max Boost offiziell nur 4.3% weniger, unten mit 11.5% weniger Grundtakt ist das gravierender. Da könnte die Anwendungsleistung leiden. Aber auch hier werden wir sehen müssen wie er wirklich taktet.


Da viele Spiele auf Latenzen und Bandbreite reagieren und da L3 eben in beiden Bereichen viel schneller ist als RAM werden die meisten Games deutlich positiv auf den grossen Cache reagieren.


Du kannst ja auch keinem erzählen, dass dein Billo B450 Board PCIe 4.0 liefern kann und das teure top X470 Brett nicht, weil da noch ein (mehrere) PCIe-Switch Chip dazwischen ist, der das verhindert.
Oder hast ein Besseres B450, dass eben wegen so einem Switch auch nicht geht.
Oder hast ein ganz billig produziertes B450, dass auch nicht geht, weil es zu wenig Layer der Platine hat.
Das hätte ich an AMDs Stelle auch genauso verhindert. Das wäre ein PR Disaster geworden.
Auch wenns für die Bastler natürlich schade ist...


Dass X370 und B350 Bretter Vermeer unterstützen ist inzwischen offiziell von AMD so freigegeben.
Das hat mit inoffiziell nichts mehr zu tun. AMD muss ja die AGESAS passend dafür stellen. Ob der Boardhersteller dann so kulant ist noch so ein Bios zur Verfügung zu stellen ist eine andere Geschichte.


Von AM4 weg ist immer ein Plattformwechsel nötig, daher solange ich den Sockel günstig auf einen aktuellen Stand bringen kann, macht das nur wenig Sinn.

 

[ETI1120]

Und wiso sollte AMD den IO Die nich wieder missbrauchen? Der wird diesmal wohl in 7NM produziert und damit auch relativ sprsam. Und dann kann man natürlich PCIe 5.0 all in gehen.

Nach allem was ich mitbekomme ist das Problem nicht nur der Verbrauch im IOD, sondern vor allem der Verbrauch bei der Inter-Chiplet-Kommunikation. Die aktuell verwendete Technik ist soweit ich es verstehe lediglich Flip Chip. Als Zen 2 in Produktion ging waren bessere Verfahren nicht in der für EPYC erforderlichen Größe verfügbar. Und da die CCD für Client und Server verwendet werden müssen Client und Server mit demselben Packaging hergestellt werden.

Wenn ich es richtig verstehe, sinkt der Verbrach für die Inter-Chiplet-Kommunikation mit der neuen Packaging Technik sehr stark. Dies ist vor allem für die EPYC relevant die in vielen Anwendungen einen hohen IO-Durchsatz haben.

Das Verwenden einer neuen Packaging Technik hat für AMD zwei Gründe:

1. Effizientere Inter-Chiplet-Kommunikation
2. Kleinere Kontakte auf den Die. Damit steigt die Kontaktdichte. Erst damit werden 12 CCD und 12 DDR5 Kanäle für die Zen-4-EPYCs möglich

Wenn zusätzlicher Cache auf den bestehenden aufgebracht wird, wird das sicher nicht dünner als bisher.
Und da wirst auch die Bestandteile der Kerne daneben auf dieselbe Dicke bringen müssen.

Doch bei einem schlechteren Wärmetransport wird man den Takt auch entsprechend nach unten anpassen müssen. TDP hin oder her. Der neue Cache alleine verbraucht nicht so arg viel zusätzlich.

Auf welcher Seite Sitz der Kühler?

So weit ich weiß ist alles Flip Chip.

Und hier würden mich die Details interessieren wie AMD Metallisierungsebenen und 3D-VCache zusammenbringt.

 

[Colindo]

Und hier würden mich die Details interessieren wie AMD Metallisierungsebenen und 3D-VCache zusammenbringt.

Dazu ist, soweit ich weiß, alles gesagt. Das Chiplet ist mit der aktiven Seite nach unten, wird abgeschliffen und bekommt TSVs. Diese TSVs aus Kupfer verbinden sich mit den Kontakten auf der aktiven Seite des 3D-VCache per Metall-Metallbindung. Der Cache ist auch mit der aktiven Seite nach unten. Die besten Infos dazu kamen aus dem Video von AMD Bring Up zu dem Thema.

Ich habe das Gefühl, eine schematische Zeichnung würde an dieser Stelle echt viel Verständnis schaffen, aber meine Zeichenkünste sind nicht ausgeprägt. Vielleicht versuche ich es irgendwann nochmal.

 

[ETI1120]

Dazu ist, soweit ich weiß, alles gesagt. Das Chiplet ist mit der aktiven Seite nach unten, wird abgeschliffen und bekommt TSVs. Diese TSVs aus Kupfer verbinden sich mit den Kontakten auf der aktiven Seite des 3D-VCache per Metall-Metallbindung. Der Cache ist auch mit der aktiven Seite nach unten. Die besten Infos dazu kamen aus dem Video von AMD Bring Up zu dem Thema.

Das ist mir klar und wird auch breit kommuniziert. Aber die Anbindung des 3D-VCache ist nur die halbe Geschichte

Ich habe das Gefühl, eine schematische Zeichnung würde an dieser Stelle echt viel Verständnis schaffen, aber meine Zeichenkünste sind nicht ausgeprägt. Vielleicht versuche ich es irgendwann nochmal.

Was ich meine wie kommen die Leitungen durch das Strukturelle Silizium und den 3D-VCache an die neue Oberfläche. Auf dieser Oberfläche werden die Solderbumps erzeugt. Geht alles durch die TSV?

 

[I'm unknown]

Der neue Cache alleine verbraucht nicht so arg viel zusätzlich.

Unterschätze den Verbrauch von Cache nicht, der verbraucht nicht nur sehr viel Platz auf dem DIE sondern auch Strom! Und genau der fehlt dann bei gleicher TDP für den Takt.

Da viele Spiele auf Latenzen und Bandbreite reagieren und da L3 eben in beiden Bereichen viel schneller ist als RAM werden die meisten Games deutlich positiv auf den grossen Cache reagieren.

Da bin ich auf unabhängige Benchmarks sehr gespannt. Gerade in Kombination mit niedrigen und hohem RAM Takt sowie OC für höhere Taktraten. In Szenarien wo die Speicheranbindung limitiert könnte sich das mit mehr Cache verschieben und ein höherer CPU Takt zusätzlich was bringen. Vermutlich jedoch nach wie vor aus Verbrauchssicht nicht lukrativ.

Von AM4 weg ist immer ein Plattformwechsel nötig, daher solange ich den Sockel günstig auf einen aktuellen Stand bringen kann, macht das nur wenig Sinn.

Nun ja, durch Dinge wie

Ob der Boardhersteller dann so kulant ist noch so ein Bios zur Verfügung zu stellen ist eine andere Geschichte.

ist das in der Praxis ein schwieriges Thema. Ich hoffe dass AMD damit zu spät dran ist und bereits Kunden verloren hat, denn dadurch könnte die Situation bei AM5 wieder besser werden. Auch wenn das eher Wunschdenken ist, die Boardpartner möchten schließlich auch laufend was neues verkaufen.

Wenn zusätzlicher Cache auf den bestehenden aufgebracht wird, wird das sicher nicht dünner als bisher.
Und da wirst auch die Bestandteile der Kerne daneben auf dieselbe Dicke bringen müssen.

Wie das genau gefertigt wird wird TSMC erstmal für sich behalten. Wo da welche Schichtdickenunterschiede entstehen und wo/wie das ausgeglichen wird ist soweit ich weiß nicht veröffentlicht.

 

[Nebula2505]

Ich hatte Berechnungsfehler bei dem älteren AGESA und bei der Agesa Version 1.2.0.5 bei Curve optimizer größer oder gleich -5 all core.

Es sind Pauschalaussagen welches man immer Curve Optimizer mit "Wert" XY betreiben kann.

Leider machen Leute keinen Stabilitätstest.
Leider sieht man Fehler in Binaries nicht gleich welche durch Curve Optimizer entstanden sind. Es ist sehr mühsam diesen Fehler zu finden.

Wenn man nicht mit einem Rechner arbeitet kann man gerne mit Curve Optimizer experimentieren.

Möglicherweise ist das(s) MSI Gaming EDGE WIFI B550 mainboard einfach ungeeignet für Curve Optimizer. Getestet wurden 3x 5800x + 1x 3700x CPUs. Es liegt nicht an einer schlechteren CPU.
Ich habe vor kurzem auch den RAM ersetzt um die Möglichkeit des Mainboards, den Einfluss des RAMS auszuloten.

Also wir hatten von B350 bis B450 alles mögliche und überall war es nach memtest, cinebench 1 Stunde und gaming für mehrere Wochen sowie Videoschnitt sowie virtualization, Linux use alles mögliche komplett stable, denke eher dass das bei dir ein Bios Problem ist. Wir haben alle agesa 1.0.0.3a b oder c

 

[Firstdim]

Was für Unterschied in der Praxis ergibt der L3 Speicherunterschied zwischen den "alten" Ryzen 7 5800X mit 32 MB und den neuen "X3D" mit dreifachen L3 Cache ?
Ich weiß, dass der unter allem eine Art core-freesync" dient.

Mit meine 6900 und....3600-er, "muss" ich irgendwann auch zupacken, aber erst, wenn Preise im Keller.
Übrigens der 5800X kostet 320€

Ergänzung (8. März 2022)

Sorry, war zu langsam mit schreiben ( Ausländerfaktor), somit meine Frage hat sich geklärt.

 

[Colindo]

Was ich meine wie kommen die Leitungen durch das Strukturelle Silizium und den 3D-VCache an die neue Oberfläche. Auf dieser Oberfläche werden die Solderbumps erzeugt. Geht alles durch die TSV?

Ich denke du hast da an der Stelle bereits ein falsches Bild im Kopf. Es gibt keine Leitungen durch das strukturelle Silizium. Es gibt keine "neue Oberfläche". Der Chiplet ist weiterhin so verdrahtet wie vorher, nur sitzt obendrauf ein Cache-Chiplet, dass mit den TSVs verbunden ist.

Da bin ich auf unabhängige Benchmarks sehr gespannt. Gerade in Kombination mit niedrigen und hohem RAM Takt sowie OC für höhere Taktraten. In Szenarien wo die Speicheranbindung limitiert könnte sich das mit mehr Cache verschieben und ein höherer CPU Takt zusätzlich was bringen.

Der Cache verringert das RAM-Limit, da hast du Recht. Aber du scheinst massiv zu unterschätzen, wie sehr RAM heutzutage bereits limitiert. Wenn jemand RAM übertaktet, wird hauptsächlich die Bandbreite erhöht während sich die Latenzen sehr geringfügig verändern. Bei Cache wird sowohl die Bandbreite massiv erhöht als auch die Latenzen deutlich reduziert. Dadurch kriegt man in vielen Spielen enorme Zuwächse, da viele besonders auf Latenzen sehr kritisch reagieren. Nicht umsonst gibt AMD an, dass im Durchschnitt +15% Zuwachs zu erwarten sind.

Wie das genau gefertigt wird wird TSMC erstmal für sich behalten. Wo da welche Schichtdickenunterschiede entstehen und wo/wie das ausgeglichen wird ist soweit ich weiß nicht veröffentlicht.

Doch, das ist alles geklärt. Siehe meine vorigen Ausführungen.