News AMD Ryzen Mobile mit Zen 5: Roadmap mit Fire Range, Strix Halo, Kraken Point und Escher

[RKCPU]

AMD kann nicht den 3-fachen Takt wie bei Hawk Point anlegen. Die Takterhöhung war die Notlösung für Hawk Point.
Bei Strix Point muss mehr passieren. Und hier ist eben die Frage, bekommen die einzelnen Tiles eine neue leistungsfähigere Architektur oder gibt es nur mehr Tiles.

XGNA2 ist für Strix Point ja gesetzt, ABER AMD ist ja nicht gezwungen einen Ersatz für Kraken Point nicht die hoch getaktete Lösung von Hawk Point zu verpassen - oder?

Es geht hier nicht um die Vermarktung von AMD. Wenn der PC in der schönen neuen AI-Welt keine speziellen Funktionen bekommt ist Ende der Plattform besiegelt. Wenn sich eh alles mit AI auf den Servern abspielt, was will man dann noch mit einem PC? Dann genügt ein schmales kleines Terminal.

Windows 12 nutzt die lokale AI womit auch alle AMD Chiplet Designs zu erweiteren wären.

Aber laut den genannten Spezifikationen taugt Kraken Point nicht als Budget Lösung im Vergleich zu Strix Point. Wenn ich Zen 5c mit 65 % der Fläche von Zen 5 veranschlage komme ich auf eine um ca. 14 % kleinre CPU-Fläche von Kraken Point im Vergleich zu Strix Point. da die CPU-Kerne aber nur einen sehr kleinen Teil der Gesamtfäche ausmachen lohnt sich das nicht.

(Unter update Update 07.08.2023)
https://www.computerbase.de/2023-07...4-plus-8c-und-strix-halo-mit-16-zen-5-kernen/
Wenn 4* Zen5 sich große 16 MB-L3 gönnen, dazu 8* Zen5c nur 8 MB erhalten (ggf. beide L3 besser gekoppelt), so wäre Einsparung bei shared 16 MB - L3 für alle 4* Zen5 plus 4* Zen5c nahe liegend = DIE ähnlich zu Hawk Point.
Strix Point hätte dann Modelle, wie:

• 4 Zen 5, 8 Zen 5c, 24 MB L3, XGNA2, 16 CU ?
• 4 Zen 5, 6 Zen 5c, 24 MB L3, XGNA2, 12 CU ?
• 3 Zen 5, 7 Zen 5c, 24 MB L3, XGNA2, 12 CU ?
• 2 Zen 5, 6 Zen 5c, 16 MB L3, XGNA2, 6 CU (OEM) ?

Im Desktop reicht auch die DDR5 Transferrate kaum für 12 statt 8 CU RDNA 3.* Units aus, Strix Point wäre da Verschwendung an DIE-Fläche. Eine Variante mit 8 CU RDNA 3.* würde also ausreichen.
Dann vielleicht folgende Desktop Modelle:

• 4 Zen 5, 4 Zen 5c, 16 MB L3, XGNA1, 8 CU --- Ryzen 9600 GT ?
• 3 Zen 5, 3 Zen 5c aktiv, 16 MB L3, XGNA1, 8 CU --- Ryzen 9500 GT
• 2 Zen 5, 4 Zen 5c aktiv, 16 MB L3, XGNA1, 4 CU --- Ryzen 9400 G ?
• 2 Zen 5, 2 Zen 5c aktiv, 8 MB L3, XGNA1, 4 CU --- OEM ?

vgl. DIE: https://www.computerbase.de/2023-12...-prozent-mehr-ai-leistung-soll-intel-aergern/

Wieso sollte das Design wg. AI sterben? Die genannte CPU Konfiguration selbst ergibt keinen Sinn, wenn beides APUs für Notebooks sein sollen.

Diese das Design ist gestoppt worden eingestellt worden ist die Standard Ausrede von Leakern, wenn sie Blödsinn erzählt haben.

Aber Kraken Point geistert nicht nur bei MLID herum. Es fällt auf, dass die Schreibweise zuerst Krackan Point war.

Obige Variante zu den 'Roadmaps' ergäbe für ein performantes 'U' Design der 15-25 Watt Notebooks schon einen Sinn. Strix Point wäre eher zu einer 25-35 Watt Klasse passen, auch die 16 statt 12 CU ziehen ja zusätzliche Watt.

AMD hat auch beim Chiplet - Design den Bedarf an AI/ XGNA1 und im Marketing machen sich 4* CU RDNA 3 (oder gar 3.5) auch besser als ohne AI und nur 2* CU RDNA 2.
Die Entscheidung von Microsoft zu AI am Client fiel allenfalls als Vorschlag vor Jahren, aber final war das nach meiner Meinung erst vor 1-2 Jahren gefallen. Da waren aber einige Roadmaps Intel und AMD schon gezeichnet.

 

[ETI1120]

XGNA2 ist für Strix Point ja gesetzt, ABER AMD ist ja nicht gezwungen einen Ersatz für Kraken Point nicht die hoch getaktete Lösung von Hawk Point zu verpassen - oder?

Es heißt XDNA. Wenn Microsoft Anforderungen festlegt, dann ist es nicht gut, diese zu ignorieren.

Kraken Point scheint es zu geben. Die Frage ist aber, ob er auf dieser angeblichen Roadmap richtig platziert ist.

Ich hatte übrigens ein Leak vergessen das explizit 64 Tiles genannt hat.

Windows 12 nutzt die lokale AI womit auch alle AMD Chiplet Designs zu erweiteren wären.

Auch für Microsoft gilt, dass man in der schönen neuen AI-Welt eine Rolle für den PC braucht.

(Unter update Update 07.08.2023)

https://www.computerbase.de/2023-07...4-plus-8c-und-strix-halo-mit-16-zen-5-kernen/
Wenn 4* Zen5 sich große 16 MB-L3 gönnen, dazu 8* Zen5c nur 8 MB erhalten (ggf. beide L3 besser gekoppelt), so wäre Einsparung bei shared 16 MB - L3 für alle 4* Zen5 plus 4* Zen5c nahe liegend = DIE ähnlich zu Hawk Point.

Es geistern noch Strix Point 2 und Strix Point 3 herum, diese wären dann wohl kleinere Dies.
Kraken Point als Hawk Point Nachfolger ergibt keinen Sinn. Schon gar nicht mit 8 Zen 5 Kernen.

Wir sind auf der Mobile Roadmap entweder funktionieren Hybrid CPUs in Notebook oder sie funktionieren nicht. Phoenix 2 hat 6 Kerne, Strix Point hat 12 Kerne also sollte der für U + HS funktionieren.

Die Gerüchte sind sich einig dass es 2 CCX sind, aber das waren sie sich IIRC auch bei Phoenix 2. Die Quelle der Gerüchte scheint China zu sein, und da werden schon einige Engineering Samples kreisen.

Strix Point hätte dann Modelle, wie:

• 4 Zen 5, 8 Zen 5c, 24 MB L3, XGNA2, 16 CU ?
• 4 Zen 5, 6 Zen 5c, 24 MB L3, XGNA2, 12 CU ?
• 3 Zen 5, 7 Zen 5c, 24 MB L3, XGNA2, 12 CU ?
• 2 Zen 5, 6 Zen 5c, 16 MB L3, XGNA2, 6 CU (OEM) ?

Das sind IMO zu viele Varianten aus Strixpoint. Ich sehe nur 4P+8E+16CU und 2P+6E+12CU aus Strixpoint. Bei HS wird es noch ein paar Varianten mit unterschiedlichen Frequenzen geben.

Und dann wären da noch Strix 2 und Strix 3 für kleinere Dies. Wenn ich wild raten soll, wäre Strix 2 2P+6E+8CU, ...

Im Desktop reicht auch die DDR5 Transferrate kaum für 12 statt 8 CU RDNA 3.*

Strix Point wird für Mobil gemacht, da gibt es schnelleren Speicher. Wenn 12 CU mit DDR5 für Phoenix funktionieren, dann werden 16 CU mit LPDDR5X funktionieren.

Sobald LPCAMM im Markt Fuss fasst, wird es für DDR5 in Notebookmarkt sehr eng. Um sich zu halten müsste DDR5 schon deutlich billiger als LPDDR5 sein.

Units aus, Strix Point wäre da Verschwendung an DIE-Fläche.

Das sind die 3. und alle folgenden CUs für die meisten Anwender ohnehin.

Es gibt außer Spiele keine Software, die die CUs verwendet. 2 CUs sind AFAIK das Minimum, die vorhanden sein müssen damit dem die ganzen De- und Encoder überhaupt arbeiten können.

Eine Variante mit 8 CU RDNA 3.* würde also ausreichen.
Dann vielleicht folgende Desktop Modelle:

• 4 Zen 5, 4 Zen 5c, 16 MB L3, XGNA1, 8 CU --- Ryzen 9600 GT ?
• 3 Zen 5, 3 Zen 5c aktiv, 16 MB L3, XGNA1, 8 CU --- Ryzen 9500 GT
• 2 Zen 5, 4 Zen 5c aktiv, 16 MB L3, XGNA1, 4 CU --- Ryzen 9400 G ?
• 2 Zen 5, 2 Zen 5c aktiv, 8 MB L3, XGNA1, 4 CU --- OEM ?

Aus einem zweiten Die sind das IMO viel zu viele SKUs. Erst beim Abverkauf von Strix Point kann da noch die ein oder andere Variante kommen.

vgl. DIE: https://www.computerbase.de/2023-12...-prozent-mehr-ai-leistung-soll-intel-aergern/

Das Hochtakten war eine Notlösung. Ich halte es für wahrscheinlich, dass die kleineren Dies weniger Tiles bekommen, aber zurück zu 20 Tiles würde mich sehr überraschen.

Obige Variante zu den 'Roadmaps' ergäbe für ein performantes 'U' Design der 15-25 Watt Notebooks schon einen Sinn. Strix Point wäre eher zu einer 25-35 Watt Klasse passen, auch die 16 statt 12 CU ziehen ja zusätzliche Watt.

Strix Point wird den gesamten Notebook Bereich abdecken, sonst lohnt sich der Die nicht. Vielleicht skaliert er besser als die bisherigen APU.

AMD hat auch beim Chiplet - Design den Bedarf an AI/ XGNA1 und im Marketing machen sich 4* CU RDNA 3 (oder gar 3.5) auch besser als ohne AI und nur 2* CU RDNA 2.

Bei den Desktops ist alles über 2 CU Verschwendung. RDNA 3 bringt keine relevante Verbesserung zu RDNA 2. Außerdem behaupten die Leaker, dass der IOD von Zen 4 übernommen wird.

Die Entscheidung von Microsoft zu AI am Client fiel allenfalls als Vorschlag vor Jahren, aber final war das nach meiner Meinung erst vor 1-2 Jahren gefallen. Da waren aber einige Roadmaps Intel und AMD schon gezeichnet.

AI ist seit vielen Jahren ein Thema. Wenn selbst Mobiltelephone NPUs haben, wurde es Mal langsam an der Zeit, dass dies auch bei den X86-PCs Einzug erhält. Ohne entsprechende Hardware und Entwicklungsumgebungen gibt es keine Software.

Was meinst Du warum AMD Xilinx übernommen hat? Die Übernahme wurde im Oktober 2020 bekannt gegeben. Zu dieser Zeit war Phoenix schon in Arbeit.

Wenn Strix Point im Sommer 2024 auf den Markt kommt, dann war vor 1 oder 2 Jahren die Entscheidung, dass 64 AIE-ML Tiles verbaut werden, schon längst gefallen. Und wenn man im Top Die 64 Tiles verbaut, dann werden es in kleineren Die keine 20 Tiles sein, sondern mehr.

PS: AMD hat die Taktfrequenzen für die Zen 4c Kerne veröffentlicht

	Zen4c Base Clock	Max Zen4c Clock
8540U	3,0 GHz	up to 3,5 GHz
8440U	2,8 GHz	up to 3,3 GHz
8500G	3,2 GHz	up to 3,7 GHz
8300G	3,2 GHz	up to 3,6 GHz

Als Fußnote erklärt AMD zur Max Zen4c Clock:

Maximale Frequenz der Zen4c-Kerne. Diese Frequenz wird nur bei bestimmten Anwendungen eingehalten, die einem einzelnen Thread auf dem Zen4c-Kern Vorrang einräumen. Im normalen Betriebsmodus ist die Frequenz der Zen4c-Kerne niedriger und hängt von verschiedenen Faktoren ab, unter anderem von der Anzahl der ausgeführten Threads.​

 

[RKCPU]

Kraken Point scheint es zu geben. Die Frage ist aber, ob er auf dieser angeblichen Roadmap richtig platziert ist.

AMD hat beim Phoenix 2 keine AI Einheit, das passt nicht mehr inndie Landschaft mit Windows 12.
Wobei ja Phoenix 2 mit Einführung von Kraken Point nicht am Verkaufsende steht.
Allerdings, schlechter als Phoenix 2 kann Kraken Point nicht werden, also min. 16 MB L3, 3-4 Zen5, min. 4x RDNA 3.X, AI min. wie Hawk Point.

Ich hatte übrigens ein Leak vergessen das explizit 64 Tiles genannt hat.

Das wäre für ein sepates DIE zuviel

Es geistern noch Strix Point 2 und Strix Point 3 herum, diese wären dann wohl kleinere Dies.
Kraken Point als Hawk Point Nachfolger ergibt keinen Sinn. Schon gar nicht mit 8 Zen 5 Kernen.

Je 4x Zen 5 & Zen 5c könnten sich von Hawk Point etwas absetzen, dafür im Marketing eben 'Zen5' auf dem Chip ab 2025.
So gestutzt ein guter Nachfolger zwischen Strike Point und Phoenix 2.

Das sind IMO zu viele Varianten aus Strixpoint. Ich sehe nur 4P+8E+16CU und 2P+6E+12CU aus Strixpoint.

Da AMD schon via Phoenix 2 nativ andere Hardware nutzt und 4nm Wafer teuer sind eher unwirtschaftlich.

Bei den Desktops ist alles über 2 CU Verschwendung. RDNA 3 bringt keine relevante Verbesserung zu RDNA 2. Außerdem behaupten die Leaker, dass der IOD von Zen 4 übernommen wird.

Selbst der OEM Ryzen 4300G wird mit 4*CU freigeschalteten RDNA3 ausgeliefert.
Eher wäre neues I/O DIE mit 6x RDNA 3.5, kleine AI ähnlich Hawk Strike, nur in 6nm gefertigt, für Zen4 und Zen5 Chiplets als 8000er bzw. 9000er Ryzen. Ein 9700X3D wäre für Gamer sehr interessant, dazu noch 12- und 16-Cores. Die kleineren Leistungsstufen wären eher Sache für Zen4 Chiplets mit Upgrade AI.

PS: AMD hat die Taktfrequenzen für die Zen 4c Kerne veröffentlicht

	Zen4c Base Clock	Max Zen4c Clock
8540U	3,0 GHz	up to 3,5 GHz
8440U	2,8 GHz	up to 3,3 GHz
8500G	3,2 GHz	up to 3,7 GHz
8300G	3,2 GHz	up to 3,6 GHz

Damit könnte Zen 5c auf 3,3 / 3,8 GHz kommen ?

 

[ETI1120]

Allerdings, schlechter als Phoenix 2 kann Kraken Point nicht werden, also min. 16 MB L3, 3-4 Zen5, min. 4x RDNA 3.X, AI min. wie Hawk Point.

Wir drehen uns im Kreis. Ich denke schon dass es Kraken Point gibt, nur nicht dort wo ihn MLID gezeichnet hat.

Kraken Point ist in dieser Roadmap mit derselben AI-Leistung wie Strix Point angegeben.

Microsoft soll angeblich 40 TOPS fordern. Wenn die GPU diese 40 TOPS bereitstellen muss wird es ziemlich ineffektiv.

Hawk Point hat inklusive GPU so knapp die 40 TOPS. Das Teil muss um 40 TOPS zu erreichen in den Vollanschlag. Nichts was man bei einem Notebook brauchen kann.

Wenn eine CPU für AIE PCs anpreisen wird, sollte die NPU so ziemlich an die 40 TOPS heranreichen. Nur dann kann die AI-Leistung effektiv abgerufen werden.

Je 4x Zen 5 & Zen 5c könnten sich von Hawk Point etwas absetzen, dafür im Marketing eben 'Zen5' auf dem Chip ab 2025.
So gestutzt ein guter Nachfolger zwischen Strike Point und Phoenix 2.

Er müsste sich an dieser Stelle der Roadmap nicht von Hawk Point absetzten, sondern von den Derivaten von Strix Point, die es angeblich gibt. Und das Problem mit dieser Roadmap ist, dass sogar Phoenix 2 fehlt.

Strix Point ist der Nachfolger von Phoenix/Hawk Point. Da es Strix 2 und 3 geben soll ergibt es keinen Sinn zwischen Strix Point 1 und Escher (Nachfolger von Hawk Point) noch einen eigenständigen Die reinzuquetschen. Es gibt ja angeblich Strix Point 2 und 3

Da AMD schon via Phoenix 2 nativ andere Hardware nutzt und 4nm Wafer teuer sind eher unwirtschaftlich.

Phoenix 2 ist ebenfalls N4P. Was ich meine wenn es Strix Point 2 und 3 gibt, wird man aus Strix Point 1 nicht mehr SKUs ableiten als aus Phoenix/Hawk Point.

N4P ist ab 2024 der Mainstreamprozess, N4P sollte billiger als N5 sein, da weniger Masken gebraucht werden.

Eher wäre neues I/O DIE mit 6x RDNA 3.5, kleine AI ähnlich Hawk Strike, nur in 6nm gefertigt, für Zen4 und Zen5 Chiplets als 8000er bzw. 9000er Ryzen.

Alle Gerüchte besagen, dass die Zen 5 Ryzen den IOD vom Zen 4 Ryzen übernehmen. Ab Zen 6 soll anstatt dem Substrat Fanout verwendet werden, was einen neuen IOD erfordert.

Niemand braucht im IOD mehr als 2 CUs. Für die Leute die mehr CUs wollen gibt es die APUs. Die Fläche der CUs wäre mit AIE-Tiles erheblich besser genutzt.

Damit könnte Zen 5c auf 3,3 / 3,8 GHz kommen ?

1. Das kommt darauf wie Zen 5 taktet.
2. Was bringt eine höhere Frequenz für die Cloudserver und Notebook?

 

[RKCPU]

Kraken Point ist in dieser Roadmap mit derselben AI-Leistung wie Strix Point angegeben.
Microsoft soll angeblich 40 TOPS fordern. Wenn die GPU diese 40 TOPS bereitstellen muss wird es ziemlich ineffektiv.
Hawk Point hat inklusive GPU so knapp die 40 TOPS. Das Teil muss um 40 TOPS zu erreichen in den Vollanschlag. Nichts was man bei einem Notebook brauchen kann.

Geht aber bei Hawk Point.

https://www.neowin.net/news/microsoft-will-likely-set-16gb-ram-baseline-for-windows-12-ai-pcs/
'Meteor Lake can only achieve 34 TOPS'

Da stellt sich die Frage, wo Intel den Mindestwert tatsächlich setzt ohne Intel & AMD vor den Kopf zu stoßen.

Strix Point ist der Nachfolger von Phoenix/Hawk Point. Da es Strix 2 und 3 geben soll ergibt es keinen Sinn zwischen Strix Point 1 und Escher (Nachfolger von Hawk Point) noch einen eigenständigen Die reinzuquetschen. Es gibt ja angeblich Strix Point 2 und 3
N4P ist ab 2024 der Mainstreamprozess, N4P sollte billiger als N5 sein, da weniger Masken gebraucht werden.

TSMC - Wafer:
6-7nm $10.000, I/O mit RDNA2 122 mm², +4 RDNA und AI ca. + 50 mm² = 180 mm² / ab $25
4-5nm $16.000, - 178 mm² Phoenix also min $40, egal ob funktionsfähig.
3nm $20.000

Nur Strix Point ergäbe doch hohe Waferkosten.

Alle Gerüchte besagen, dass die Zen 5 Ryzen den IOD vom Zen 4 Ryzen übernehmen. Ab Zen 6 soll anstatt dem Substrat Fanout verwendet werden, was einen neuen IOD erfordert.

Niemand braucht im IOD mehr als 2 CUs. Für die Leute die mehr CUs wollen gibt es die APUs. Die Fläche der CUs wäre mit AIE-Tiles erheblich besser genutzt.

https://www.tomshardware.com/software/linux/amd-starts-prep-work-for-zen-5-cpus
Eigentlich sprach AMD mal beim AM5 - Socket von Zen 4 plus RDNA 3.0 und Zen 5 von RDNA 3.5

Der IOD des Zen 4 ist veraltet, spätestens wenn RDNA 3.5 in 6 nm verfügbar ist.
https://www.igorslab.de/amd-bringt-rdna-3-5-refresh-gfx1150-gpu-unterstuetzung-in-linux-6-7/
"RDNA 3.5 Compute Units haben, während die Desktop-CPUs auf nur 2-4 CUs beschränkt sein werden"
Ich denke, dass AMD ein Update IOD für die Chiplet Zen4 macht und dieser IOD dann auch für die 4 nm Zen5 Chiplets verwendet wird. Dazu eine AI im IOD ...

Für eine Ryzen 8000er Reihe im Desktop benötigt es Verbesserungen, wie AI und Upgrade der Grafik.
Ein Ryzen 8500er mit 2 von 4 aktiven CU würde locker alle IOD mit teildefekten oder zu langsamen CU aufnehmen. Bei 4 statt 2 CU im Mobilbereich mit Chiplet könte AMD langsamer takten und so Strombedarf senken.
Umgerechnet liegen 4 CU RDNA 3 auf Level Vega8 bis Vega11.
https://www.techpowerup.com/gpu-specs/radeon-760m.c4022

 

[ETI1120]

Everest hat gestern eine neuen Runde im Code Word Bingo gespielt:

Was nun die Frage aufwirft, gibt es Strix 2 und 3?

Es ist einfach herrlich, mit dem Brustton der Überzeugung werden Tweets rausgehauen, die sich widersprechen, ...

Wenn diese Konfiguration stimmt, kann Kraken nicht der Nachfolger von Hawk Point sein.

Nur Strix Point ergäbe doch hohe Waferkosten.

Es ist klar, dass es unter Strix Point weitere Dies geben muss.

Klar ist außerdem, dass es nicht Kraken Point und Strixpoint 2 & 3 zeitgleich geben kann.

Die oben genannte Konfiguration wäre eine aufgemotze Version von Phoenix 2.

https://www.tomshardware.com/software/linux/amd-starts-prep-work-for-zen-5-cpus
Eigentlich sprach AMD mal beim AM5 - Socket von Zen 4 plus RDNA 3.0 und Zen 5 von RDNA 3.5

Der IOD des Zen 4 ist veraltet, spätestens wenn RDNA 3.5 in 6 nm verfügbar ist.

Die beiden CUs sind nur erforderlich damit die De-/Enncoder funktionieren. Die Aufgabe der iGPU im IOD ist es Videoausgänge, De- und Encoder bereitzustellen. Welche Generation die beiden CUs haben interessiert niemanden.

https://www.igorslab.de/amd-bringt-rdna-3-5-refresh-gfx1150-gpu-unterstuetzung-in-linux-6-7/
"RDNA 3.5 Compute Units haben, während die Desktop-CPUs auf nur 2-4 CUs beschränkt sein werden"
Ich denke, dass AMD ein Update IOD für die Chiplet Zen4 macht und dieser IOD dann auch für die 4 nm Zen5 Chiplets verwendet wird. Dazu eine AI im IOD ...

Die Leaker sind sich sicher, dass der IOD wiederverwendet wird. Wie gesagt sie tun immer so als wüßten sie Bescheid. Wir werden sehen, ob sie richtig liegen oder ob alle nur dieselbe Ente weiterverbreiten.

Auf der Roadmap im FAD 2022 war XDNA überall. David McAfee betont bei der NPU immer den Anwendungsfall Mobil, der die Effizienz einer NPU erfordere. Daraus könnte man schließen AMD braucht keine im Desktop und bei den Servern. Andererseits will er noch Ryzen 7000 CPUs verkaufen bis Zen 5 erscheint, ...

Wir werden es sehen was AMD macht.

Umgerechnet liegen 4 CU RDNA 3 auf Level Vega8 bis Vega11.

Das ist irrelevant.

In Büro-PCs sind die 3. und 4. CU nutzlos und in Home-PCs zu wenig zum Spielen. Wer eine richtige APU will greift zu den Ryzen G. Wer richtig Grafikleistung will, steckt eine Grafikkarte in den PC.

 

[RKCPU]

Everest hat gestern eine neuen Runde im Code Word Bingo gespielt:

Anhang anzeigen 1447951
Was nun die Frage aufwirft, gibt es Strix 2 und 3?

4* Zen 5 plus 4* Zen 5c wäre Hawk Point aber nun beide CPU-Tyen.

Kraken Point hat lt. alter Roadmap 45-50 TOPs, aber Hawk Point packt ja bereits mit nur XDNA1 die 39 TOPs.

https://digideutsche.com/nachrichte...z-und-radeon-760m-igpu-mit-8-recheneinheiten/
Der Hawk Point packt als 8600G auf AM5 die 5 GHz bei den CPU's und fast 3 GHz bei der APU, gestutzt auf 8 von 12 CUs.
Das dürfte auch mit RDNA 3.5 klappen, wobei die Bandbreite DDR5 darüber limitiert. Dann wäre doch nativ nur 8 CU oder 2 Units à 2*2 Units ausreichend ?
Für das DIE eine signifikante Platzminderung incl. den 4* Zen 5c

Es ist einfach herrlich, mit dem Brustton der Überzeugung werden Tweets rausgehauen, die sich widersprechen, ...

Die beiden CUs sind nur erforderlich damit die De-/Enncoder funktionieren. Die Aufgabe der iGPU im IOD ist es Videoausgänge, De- und Encoder bereitzustellen. Welche Generation die beiden CUs haben interessiert niemanden.

AMD braucht keine im Desktop und bei den Servern. Andererseits will er noch Ryzen 7000 CPUs verkaufen bis Zen 5 erscheint, ...

Wenn AMD eher echte Ryzen 8000er mit Zen4 bis 2026 verkaufen will, dann ist aufhübschen angesagt, also AI und Versionspflege der GPU.

https://www.amd.com/en/products/processors/business-systems/ryzen-ai.html#overview
AMD präsentiert AI als integralen Bestandteil seiner Produkte incl. Business - Anwendungen.
Die XDNA in 6 nm geht vielleicht nur mit 33-35 TOPs, aber Intel (ab 34 TOPs) ist ja auch nicht schneller.
'Microsoft has set the standard for Windows 12 at 40 TOPS' verhindert ja nicht, dass Mindestanforderungen bei 20-25 TOPs gesetzt werden - oder?

Wir werden es sehen was AMD macht.

In Büro-PCs sind die 3. und 4. CU nutzlos und in Home-PCs zu wenig zum Spielen. Wer eine richtige APU will greift zu den Ryzen G. Wer richtig Grafikleistung will, steckt eine Grafikkarte in den PC.

AMD und die Kunden entscheiden ... und Microsoft mit Spezifikationen für Windows 12

Mitte 2025 kommt der Zen5 in 3nm auf den AM5 Desktop, der bis 2026 (Mitte/ Ende?) von AMD unterstützt wird. Das IOC kommz in 4nm, also etwa:

• ähnlich zum Phoenix 2, d.h.
• 4 CU RDNA3, ggf. bei PRO auf 2 CU deaktiviert?
• XDNA2 statt CPU/ L3 - Part des Phoenix

Gleichzeitig wird AMD bis 2026 noch Chiplet Prozessoren mit 6nm IOC verkaufen,
also entweder das Heutige beim 5nm Zen4 ?
oder wie:

• 4 CU RDNA*, bei PRO ggf. nur 2 CU aktiv
• XDNA1

Obiges neues IOC Chiplet könnte eine Chiplet Ryzen 8**0 Baureihe via 5nm Zen4 Chiplet ermöglichen,
die mit AI XDNA1 und ggf. nur 2 von 4 aktiven CU RDNA 3 auf den Desktop kommt.
Mobil mit 4 CU, aber die langsam getaktet = spart TDP.