News Benchmarks eines „Ivy Bridge“-Samples mit vier Kernen

[calluna]

@Herdware

Du interpretierst das Diagramm nicht genau anders herum... du schreibst an meinem Einwurf einfach vorbei. Liegt vielleicht daran, dass ich deine Aussage, auf die ich geantwortet habe, etwas anders aufgefasst habe, als sie gemeint gewesen ist. Du hast dich auf die Differenzen zwischen den Kurvenverläufen bezogen, ich habe deine Aussage dagegen auf den einzelnen Kurvenverlauf bezogen verstanden.

"Starke Abhängigkeit" habe ich so interpretiert, dass der Kurvenverlauf von 22nm + Tri-Gate weiter von einem linearen Kurvenverlauf entfernt ist als ohne Tri-Gate. Das ich deine Aussage so aufgefasst habe, geht auch - finde ich - eindeutig aus meiner Antwort hervor.

Es wäre vielleicht gut, wenn wir alle etwas aufmerksamer lesen (mich eingeschlossen).

Den Rest sehe ich auch so.

 

[Herdware]

Die neuen Befehlssätze(z.B. DRNG), Unterstützung von höheren RAM-Frequenzen samt DDR3L, PCIe 3.0 etc.

Intel bezeichnet es als "Tick+". Allerdings würde ich von den Neuerungen trotzdem nicht zu viel erwarten.

Wie viel oder eher wenig breitere Speicheranbindung und PCIe3.0 bei der SB-Architektur bringen, haben wir ja schon bei den SB-E gesehen.

Der schnellere Speicher könnte in diesem Fall allerdings durchaus etwas für die bei IVB vorraussichtlich stark ausgebaute iGPU bringen. Aber eben wenig bis nichts für die CPU-Leistung.

PCIe3.0 ist eine feine Sache, aber eher ein Langzeitinvestition. Selbst mit SLI und Crossfire bremst PCIe aktuelle GPUs auch in normalen SB-Systemen nicht wirklich aus. Bei dem üblichen Single-GPUs, wenn die vollen 16 Llanes für eine Karte/GPU zur Verfügung stehen, erst Recht nicht. Daran wird höchstwahrscheinlich auch die nächste GPU-Generation nichts ändern.

Befehlssatzerweiterungen fallen in eine ähnliche Kategorie wie PCIe3.0. Auch die werden nur sehr langsfristig und/oder in wenigen Einzelfällen Vorteile bringen. Eben nur dann, wenn sie von der Software schon unterstützt werden bzw. in einem bestimmten Anwendungsfall überhaupt nenneswerte Vorteile bringen können.


Was dein vermeintlich von allen ignoriertes Zitat aus dem Artikel angeht, fühlst du dich glaube ich zu unrecht missverstanden.

Niemand hat angenommen, dass sich Intels Angaben zur möglichen Ersparnis, geringeren Schaltzeiten usw. einfach aufaddieren lassen. Die sind offensichtlich ein "Entweder/Oder" bzw. wird Intel immer einen Kompromiss zwischen diesen Faktoren machen müssen, mit verschiedenen Schwerpunkten auf Verbrauch oder Leistung oder Die-Größe usw.

Wobei ich es darüber hinaus für besonders erwähnenswert halte, dass diese von Intel genannten, nicht aufaddierbaren "Bis zu"-Werte auch nur für CPUs mit sehr niedriger Spannung gelten. Alles oberhalb von 1V (also praktisch alle Desktop-CPUs und auch die größeren Mobil-CPUs) profitiert laut Intels Diagrammen fast gar nicht mehr von 3D-Transistoren. Jedenfalls nicht bei Verbrauch und Schaltzeiten/Takt. Flächeneinsparungen könnten durchaus drin sein.

Wenn ein ausgewachsener Desktop-Quadcore-IVB also nur ca. die selbe Leistung bietet wie ein SB-Quadcore, dann ist das nicht überraschend, sondern genau das, was man aufgrund von Intels Informationen zu den 3D-Transistoren und der Tatsache, dass sich and er CPU-Architektur an der Leistung pro Takt nur sehr wenig tun wird, erwarten konnte.


Und bitte explodiere nicht gleich wieder. Das ist nicht als persönlicher Angriff auf dich gemeint, sondern als hoffentlich sachlicher Diskussionsbeitrag. Ich gebe dir in der Sache ja sogar weitgehend Recht.

 

[deadohiosky]

Ich wüsste nicht, wann und wo ich in diesem Thread explodiert wäre, den Zusatz hättest du dir sparen, können... dann wäre es ein rein sachlicher Beitrag gewesen. Aber sei's drum.


Ich verstehe nicht warum du jetzt die einzelnen Archtitekturverbesserungen nochmals aufzählst und kommentierst, das ist völlig nebensächlich.

Fakt ist: Intel hat sich mit seinem Tick+ weit mehr herausgewagt als sonst, denn normalerweise gibt es wirklich nur inkrementelle Verbesserungen. Dass der Fokus auf der IGP liegt, dürfte auch seit einer Weile klar sein, Erwähnung daher mE überflüssig.

Die Summe machts. Für sich gesehen sind das alles Fitzelchen, die je nach Anwendungsbereich völlig nebensächlich oder auch äußerst willkommen sind. DRNG und SMEP z.B. werden im Desktop-Bereich eher Randerscheinungen sein, für Sicherheitssoftware, Serveranwendungen, u.U. DRM etc. wird es hingegen sicherlich seinen Nutzen finden.

All das zusammen ist deutlich mehr als ein Tick, oder Tick+. Intel befindet sich seit knapp zwei Jahren auf der Überholspur, bloß wen fürchten sie? AMD sicherlich nicht (jedenfalls nach außen).
Aber gut das ist auch nebensächlich.

Ich möchte nochmals auf einen Teil das Zitat eingehen:

[...]nor will entire chips see the same gains as the individual transistor level. Intel’s circuit designers will have to pick and choose how to use the newfound advantages throughout each chip to achieve the best overall results, given the product.

Hier wird ausgesagt, dass Intel sich genau entscheiden muss, welche Transistoren mit welchen Eigenschaften im jeweiligen Produkt ausgestattet werden können. Weiterhin stellt sich hier die Frage ob die Eigenschaften pro Layer verändert werden können, oder ob sie nicht gar starr für das jeweilige Design sind, also entweder/oder nicht und/oder.

 

[WinnieW2]

Was theoretisch möglich ist ist nicht relevant beim Kauf eines Ivy Bridge, deadohiosky. Es kann ja sein dass Intel auf seinen Folien geschrieben hat dass mehr Takt bei niedrigerem Stromverbrauch möglich ist.
Wenn es stimmen sollte dass der Stromverbrauch bei gleichem Takt mit dem Shrink u. den neuen Transistoren auf die Hälfte reduziert werden kann dann müsste Intel einen 3 GHz Quad-Core mit einer TDP von 45 Watt anbieten können. Das ist allerdings laut den bisherigen Infos nicht der Fall.

Von daher müssen wir uns daran halten was Intel uns in der Realität an Produkten liefert. Vielleicht musste Intel die TDP der CPU reduzieren weil die Abwärme auf dem nun kleineren Chip zu einem instabilieren Betrieb führen kann oder es könnte bei den kleineren Strukturen eher Probleme mit der Elektromigration geben. Intel wird es uns evt. irgendwann mitteilen.

Was ich noch ergänzen will:
Die Infos von Intel besagen dass 37% mehr Performance bei niedriger Spannung möglich ist. Ok, allerdings muss die Spannung mit steigendem Takt trotzdem erhöht werden.

 

[Herdware]

Ich sehe es nicht so, dass Ivy Bridge ein ungewöhnlich großer "Tick" wird.
Die Architekturverbesserungen (wenn man sie überhaupt so nennen kann, denn vieles betrifft ja nicht wirklich die CPU-Cores, sondern das Drum-Rum), werden wahrscheinlich auch in Summe eher wenig Einfluss auf die Leistung haben. Das unterstützen auch die Benchmarkergebnisse des ES.

Die bisherigen Ticks (Conroe -> Penryn, Nehalem -> Westmere) haben neben den Shrinks an sich auch immer diverse, teilweise wirklich spührbare Verbesserungen mitgebracht. Z.B. größere Caches, neue SSE-Versionen, AES-Befehlserweiterungen, usw.

Ivy Bridge ist also, was Ticks angeht, nichts besonders. Jedenfalls nicht bei den großen CPUs.

Das "+" am kommenden Tick stammt von den 3D-Transistoren zusätzlich zum üblichen Shrink. Aber die bringen wie gesagt für die Desktop-CPUs und auch größere Mobil-CPUs nur sehr wenig, sondern eher nur bei den Low-Voltage-CPUs und genau da braucht Intel den Fortschritt auch.

AMD ist derzeit im Performance- und High-End-Bereich kein gefährlicher Konkurrent, aber im Energiesparsegement hat Intel es zukünftig vor allem mit ARM zu tun.
Intel muss ARM aus dem PC-/Notebookbereich fernhalten und gleichzeitig will Intel nur zu gerne in angestammten ARM-Märkten (Tablets und vielleicht sogar Smartphones) Fuß fassen.
So gesehen passen die 3D-Transistoren wunderbar ins Bild. Intel konzentriert seine Anstrengungen genau da, wo sie es brauchen.

 

[Krautmaster]

IB GPU Benches

http://www.coolaler.com/showthread.php?t=278192&page=11

Vermutlich die kleinere Lösung HD 2500:

vermutlich 900Mhz:

und @ 1,5 Ghz

Sandy Bridge zum Vergleich:

Scheint sich auch zwischen HD 2000 und HD 3000 der Sandys einzuordnen.

Das AF / die BQ scheint deutlich besser geworden zu sein.

 

[Krautmaster]

Edit:

http://translate.google.de/translat...ttp://www.chiphell.com/thread-325516-1-1.html

Er macht leider kaum Angaben zum OC Potential, aber betont, dass der Titel mit "Wenn 5 Ghz zur Normalität werden" nicht ohne Grund gewählt wurde.

Weiter unten schreibt er (google Translator):

Big Brother, not pressure, that is the Zentraedi technology, I think the table is the norm in 1.3V 5G, the air-cooled (U12P) can suppress the case. Today I use is 1.17V (BIOS set to 1.17V), Cooler is U12P + ordinary Delta 12CM fan.

Er macht also 5 Ghz @ 1,17V klar soweit ich das sehe ^^ crank.

 

[Volker]

Glaub ich nicht. Beta-BIOS, Beta-Tools, nix liest das richtig aus. Heutzutage overvolten die Boards ja automatisch mit, wenn man alles auf auto lässt, nur zeigt dir das erst ein Tool an, das auch wirklich damit umgehen kann.

 

[Krautmaster]

joa , wobei ich 1,3 V für 5 Ghz noch halbwegs realistisch finde.

http://www.chiphell.com/data/attachment/forum/201112/09/183721h99zbobqketb4ix6.jpg

Das Tool da, "Thermal Power Utility for Ivy Bridge", was soll das sein?

Die werte wie TDP und auch der CPU Name könnten passen, 3,5 Ghz fürs neue Topmodell klingen auch äußerst plausibel.

Bei den V Werten bezog er sich auf Bios Werte. Nachmessen wäre natürlich eine Option sag ihm das mal

Bei den CPUz Werten passt die idle Frequenz schon mal. Auch die Spannungen Idle sind durchaus realistisch.

Die Bilder von

http://www.coolaler.com/showthread.php?t=278192&page=11

zeigen CPUz auch im Halblast / Last Zustand, auch die könnten hinkommen. In wie fern sich die Vids zu denen von SB unterschieden ist ja offen, denke aber nicht dass sich da wahnsinnig viel tut da im Grunde die gleiche Plattform.