News „Bulldozer“- und „Bobcat“-Details von AMD in Kürze

[john carmack]

Neue Details zum Bulldozer auf www.3dcenter.org

Seitens Citavia gibt es neue Details zum kommenden Bulldozer-Prozessorendesign seitens AMD: Danach enthält wohl jeder der zwei Teilkerne eines Bulldozer-Kerns gleich vier ALUs (Arithmetic Logic Units) und drei oder vier AGUs (Address Generation Units), was ziemlich heftig wäre – denn bisher konnte man auch annehmen, daß sich die auf verschiedenen Schemabildern eingezeichneten vier Einheiten in einem Teilkern auch auf 2 ALUs und 2 AGUs aufschlüsseln lassen, nun ist es wohl das doppelte. Damit hat einer der beiden Teilkerne eines Bulldozer-Kerns schon mehr Integerpower als ein K10-Recherkern, welcher drei ALUs und drei AGUs aufbieten kann – und Bulldozer hat wie gesagt gleich zwei Integer-Minikerne in einem Rechenkern.

Natürlich muß diese geballte Rechenleistung auch anständig über den Scheduler gefüttert werden können, was derzeit alles noch im weitgehend unbekannten Bereich liegt – aber so ist zumindest das Potential dafür vorhanden, daß AMD bei der Pro/MHz-Leistung mal wirklich erhebliche Verbesserungen hinbekommt, um auf die diesbezüglich klar führende Nehalem-Prozessorenarchitektur von Intel aufschließen zu können. Schließlich sind Taktraten nun einmal vom Produktionsverfahren her begrenzt und kann AMD nicht ewig immer nur mit höheren Taktraten der besseren Pro/MHz-Leistung von Intel hinterherhecheln – irgendwann muß einfach mal ein größerer Sprung in die Richtung höhere Pro/MHz-Leistung auch bei AMD kommen. Bulldozer scheint ganz klar in diese Richtung zu gehen und hat sogar das Potential, Intel in dieser Frage richtig unter Druck zu setzen. Allerdings wird sich auch Bulldozer schon nicht mehr an der Nehalem-, sondern dann an der Sandy-Bridge-Architektur messen lassen müssen.

 

[gruffi]

Schließlich sind Taktraten nun einmal vom Produktionsverfahren her begrenzt

Das ist zwar richtig, trifft es aber nicht ganz. Taktraten hängen eigentlich noch bedeutender von der Architektur als vom Fertigungsprozess ab.

und kann AMD nicht ewig immer nur mit höheren Taktraten der besseren Pro/MHz-Leistung von Intel hinterherhecheln

Wie kommt denn 3DCenter darauf, dass dem so wäre? Eigentlich ist AMD für gute IPC und weniger hohe Taktraten bekannt. Vergleiche zB mal Magny Cours mit Beckton oder Westmere-EP. Hat AMD hier höhere Taktraten? Nicht wirklich. Ist AMD langsamer pro Sockel? Genauso wenig. Ähnlich sieht es aus, wenn man zB den X6 mit i7 4C/8T vergleicht.

irgendwann muß einfach mal ein größerer Sprung in die Richtung höhere Pro/MHz-Leistung auch bei AMD kommen.

Das ist nicht wirklich wichtig. Was wir als Endkunden wollen, ist gute Performance pro logischem Prozessor und gute Skalierung über mehrere logische Prozessoren hinweg. Und alles mit einer vertretbaren Leistungsaufnahme. Wie das zustande kommt, mit Takt, IPC, magischen Einhörnern, kann uns im Endeffekt egal sein. Es liegt an den Designern, hier den besten Kompromiss zu finden.

 

[MC BigMac]

Das hier, ist doch zeit Verschwendung. Fakt ist, erst mit dem Release wissen wir mehr. Fakt ist, ein Bulldozer CPU wird teuer werden, die Llano Plattform sollte da schon besser sein vom Preis. Aber allgemein kann man denken, dass die Preise ab 100€ aufwärts gehen.

Die PC Hardware Preise sind wieder Explodiert in den letzten zwei Jahren.

 

[Complication]

Neue Details zum Bulldozer auf www.3dcenter.org

Seitens Citavia gibt es neue Details zum kommenden Bulldozer-Prozessorendesign seitens AMD: Danach enthält wohl jeder der zwei Teilkerne eines Bulldozer-Kerns gleich vier ALUs (Arithmetic Logic Units) und drei oder vier AGUs (Address Generation Units), was ziemlich heftig wäre

Es wäre hilfreich gewesen direkt in den betreffenden Beitrag/Artikel zu verlinken - so kann man selber suchen, und zumeist auch nicht finden, in welchem Zusammenhang diese "Neuen Details" gefallen sind.

Mir ist z.B. bekannt dass Citavia, oder besser gesagt Dresdenboy, sich in seinem Blog etwas vorsichtiger ausdrückt - somit sind das seine Spekulationen und Schlußfolgerungen die er aus der Beobachtung des Open64 Source Codes und der dort verwendeten Porgrammierung zieht.: http://citavia.blog.de/
Er kennzeichnet dies auch ganz deutlich als Spekulation und "vielleicht" und "könnte sein"

So this looks like each integer core has 4 ALUs and at least 3 AGUs (perhaps there are 4 for easier scheduling, but only 3 can be used during a single cycle). The number of AGUs fits well to the already speculated 2 loads and 1 store per cycle. The 4 FP units match to the 4 issue FPU mentioned by Chuck Moore. Now one might think that available decode bandwidth is not enough to keep two integer cores with these execution capabilities highly utilized. But since Bulldozer could be a latency tolerant design with data speculation, checkpointing, replay and runahead execution to cover L1 and L2 misses, the execution resources could be needed for such features.

Nicht alle dort aufgeführten Spekulationen sind 100% nachvollziehbar meiner Meinung nach, wie z.B. diese Schlußfolgerung:

Comparing the Bobcat core to an Atom core at 1.66 GHz (as this one), the benchmarked Bobcat cores are about 2x the integer performance and 3x the FP performance of Atom. Thanks, informal.

die auf dort verlinkte BOINC Statistiken basiert.

Er glaubt auch einen 3 Kern Llano bei BOINC gesichtet zu haben und auch dass Ontario vielleicht in der Lage wäre Level 2 Cache teilweise abzuschalten wenn er nicht benötigt wird:

One strange number is the cache size of the Ontarios. In one case it is listed as 512 kB which is ok. But in the other case it is 488 kB, 24 kB less than the maximum amount. One explaination could be a power management feature, which dynamically resizes the L2 cache depending on cache usage and power budget. Edit: This seems to be a problem of the BOINC software.

Ich bin mir hier nicht sicher wie dieser "Edit" gemeint ist - ob er seine Spekulation widerlegt sieht und die BOINC Software fälschlicherweise 488KB Cache angezeigt hat?

In jedem Fall finde ich seine Spekulationen immer wieder interessant und auch auf Informationen basierend die er mühsam aufstöbert in Programmcode, BOINC Statistiken oder in Patenten. Interessant finde ich vor allem die Diskussionen um Spekulatives MultiThreading (spMT), branch prediction und die Vermutung dass die zweite Bulldozer Generation sogar in der Lage sein könnte Single Threads einer Anwendung auf mehrere Threads zu splitten wenn nicht alle Kerne ausgelastet sind. Entsprechende Patente sind dort verlinkt. Damit würde die Single Core Leistung völlig an Bedeutung verlieren.

 

[john carmack]

"...Interessant finde ich vor allem die Diskussionen um Spekulatives MultiThreading (spMT), branch prediction und die Vermutung dass die zweite Bulldozer Generation sogar in der Lage sein könnte Single Threads einer Anwendung auf mehrere Threads zu splitten wenn nicht alle Kerne ausgelastet sind. Entsprechende Patente sind dort verlinkt. Damit würde die Single Core Leistung völlig an Bedeutung verlieren. ..."


äääähhhhhhmmmm COOOOOOL!

Wo hast du den das gelesen?

Geile Idee!

 

[Complication]

Das nennt sich Thread-Fusion und darüber gestolpert bin ich in diesem Forum:
http://www.amdzone.com/phpbb3/viewtopic.php?f=52&t=137432&start=325#p180855
ganz unten in dem Beitrag:

"Single thread" ( old fashioned , obsolete) performance per core will be lower than SB/IB... but next iteration of BD might very well implement spMT (speculative multithreading)... or as in one news "Bulldozer may be capable of thread-fusing or using multiple cores to compute a single thread".... again by the way of "hardware co-generated" transactions... and then we will have multiple cores handling a single sequential thread/process, and then nobody will scream about single thread performance per core at AMD... only that this will not be in the first BD to be out in 1H 2011?... i guess!?( wonderful if it would!)...

Hier wird aus dieser Quelle von 2007 zitiert:
http://www.techradar.com/news/compu...s/amd-plots-16-core-super-cpu-for-2009-146488

Allerdings halte ich Spekulationen darüber dass ein BD Core langsamer sein wird als ein SB/IB Core eher für irreführend - der Aufbau eines BD Modules ist etwas völlig anderes (und da sind eben 2 Cores drin wenn man nach der zählweise rechnen will) als ein Dualcore Sandy Bridge.

 

[john carmack]

Schöne Links, kannte ich noch gar nicht...

 

[gruffi]

Ich bin mir hier nicht sicher wie dieser "Edit" gemeint ist - ob er seine Spekulation widerlegt sieht und die BOINC Software fälschlicherweise 488KB Cache angezeigt hat?

Jup, ist so gemeint. Es handelt sich wohl lediglich um falsch angezeigte Werte, da dies ebenfalls bei anderen Prozessoren zu beobachten war.

Interessant finde ich vor allem die Diskussionen um Spekulatives MultiThreading (spMT), branch prediction und die Vermutung dass die zweite Bulldozer Generation sogar in der Lage sein könnte Single Threads einer Anwendung auf mehrere Threads zu splitten wenn nicht alle Kerne ausgelastet sind.

Ich würde es anders formulieren, damit keine falschen Vorstellungen aufkommen. Ein Thread bleibt ein Thread, solange an der Software nichts verändert wird. Es wird nach wie vor spekuliert, ob zukünftige Bulldozer Generationen einen Thread auf mehrere logische Prozessoren verteilen können. Also das alte Thema "Anti-Hyperthreading", was schon seit Jahren im Netz rumgeistert. SpMT bzw Eager Execution ist praktisch ein erster Ansatz davon.

 

[Complication]

Hier ein paar Hinweise zur Performance von Dirk Meyer, CEO bei AMD, aus dem gestrigen Q2 2010 Earnings Conference Call
http://seekingalpha.com/article/214...c-q2-2010-earnings-conference-call?part=qanda

Christopher Danely - JPMorgan

For the upcoming Ontario, can you just maybe give us a sort of rough comparison on processing capability versus your current line up? And also versus the competition and maybe also a view on the price relative to your current line up in the competition?

Dirk Meyer

Clearly don’t want to get too specific here because I don’t want to launch the product here on the telephone. What I can’t say is to reflect back on the opening commentary I made which is the Bobcat core delivers essentially the performance that you are see in, I'll call it the low-end of today’s mainstream full size notebooks and a much smaller diary and a much better power efficiency. And very importantly, Ontario also includes in addition to the Bobcat core, a pretty high performance DX11 capable GPU which is really the game changer for that segment of the market where with Ontario, people will be able to get small form factor of PCs with good and mainstream CPU performance and almost outrageous graphics and video processing performance, bringing in a visual experience into these small form factors that’s you really can only get on kind of mid-range notebooks today.

 

[Jesterfox]

@Complication: Das würde ja bedeuten, das der Bobcat nicht mit dem Atom sondern den CULVs konkurieren würde... das macht den ja mal so richtig interessant ;-)

Aber mal sehen wie dann der tatsächliche Stromverbrauch aussieht, aber wenn der dann auhc stimmt ergibts das so richtig schöne (Sub-)Notebooks.

 

[Complication]

http://www.pcgameshardware.de/aid,764388/AMD-Bulldozer-Ein-Sandy-Bridge-Killer/CPU/News/

In einem Blog bei Citavia entdeckte der Schreiber im Quellcode des Open64-Compilers möglicherweise weitere Details zum Bulldozer: Offenbar verfügt jeder Kern eines Moduls über vier ALUs und drei AGUs - pro Modul ergo acht ALUs und sechs AGUs, zudem können zwei Load- und ein Store-Durchgang gleichzeitig durchgeführt werden.

Ist ja der Hammer - man könnte denken einer bei PCGH hat vor 2 Tagen diesen Beitrag hier gelesen:

Mir ist z.B. bekannt dass Citavia, oder besser gesagt Dresdenboy, sich in seinem Blog etwas vorsichtiger ausdrückt - somit sind das seine Spekulationen und Schlußfolgerungen die er aus der Beobachtung des Open64 Source Codes und der dort verwendeten Porgrammierung zieht.: http://citavia.blog.de/
Er kennzeichnet dies auch ganz deutlich als Spekulation und "vielleicht" und "könnte sein"

Und hier im Forum haben die Mods gerade diesen Thread zu gemacht:
https://www.computerbase.de/forum/threads/761158/
von wegen "Quellenklau"

 

[y33H@]

Quelle ist ja benannt

 

[Complication]

Ich finde die Recherchen von Dresdenboy richtig spannend - aber gleich einen "Sandy Bridge Killer" daraus zu machen? Naja klappern gehört ja zum Handwerk
Willkommen zurück - im Urlaub schön braun geworden?

 

[y33H@]

Ich sehe bei meinem Job wenig Licht Aber bei dem Wetter tut die Sonne ihr Übriges.

Ja, ich glaube 4 Wochen "Urlaub" sind gar nicht übel *lach*

Und naja - klappern gehört dazu, die Headline ist etwas reißerisch, der Text denke ich aber, ist gelungen. Gab sogar Lob von den "AMD-Jungs" aus dem Luxx

 

[Complication]

Ja dem Lob kann ich mich voll und ganz anschließen
Können wir damit rechnen dass du Dresdenboys Seite im Auge behältst und wir öfters was in dieser Art zu lesen bekommen? Wäre nicht schlecht, da mir keine deutschsprachige Seite bekannt wäre die seine Recherchen nutzt.

 

[y33H@]

Im Auge habe ich den schon, ist ja mein Job und Hobby. HT4U hat auch berichtet.

Wenn wieder was Cooles kommt - ich bin falls möglich am Start. Auf einen Neubeginn

 

[Complication]

Hier wird der Tape-Out von Bulldozer vermeldet:
http://www.xbitlabs.com/news/cpu/di...apes_Out_First_Bulldozer_Microprocessors.html

Und noch mal ein paar Info Stückchen:

Based on the information provided by AMD during its annual Analyst Day in November '09, the first Bulldozer chip code-named Zambezi (which belongs to Orochi family of desktop chips, according to the firm) will feature eight x86 processing engines with multithreading technology, two 128-bit FMAC floating point units, shared L2 cache, shared L3 cache as well as integrated memory controller. AMD also states that the new CPU will feature “extensive new power management innovations”. Based on the diagram that AMD demonstrated, the company intends to dramatically improve multithreading performance of its CPUs: two INT schedulers, an FP scheduler and separate data caches for each of four cores should do the job very well.

Demnach soll der erste Desktop Bulldozer mit 4 Modulen (8-Core) erscheinen.

 

[AffenJack]

Hier ein paar Hinweise zur Performance von Dirk Meyer, CEO bei AMD, aus dem gestrigen Q2 2010 Earnings Conference Call
http://seekingalpha.com/article/214...c-q2-2010-earnings-conference-call?part=qanda

Naja, das ist alles auch immernoch recht wage. Interessanter ist da, dass Bobcat vorgezogen wurde und LLano sich verspätet, weil die 32nm Fertigung noch yieldprobleme hat.

 

[gruffi]

Naja, das ist alles auch immernoch recht wage. Interessanter ist da, dass Bobcat vorgezogen wurde und LLano sich verspätet, weil die 32nm Fertigung noch yieldprobleme hat.

Llano verspätet sich aber nicht. Der war eh für 2011 geplant. Da AMD mit den Yields noch nicht ganz zufrieden scheint, will man da wohl kein unnötiges Risiko eingehen.

 

[AffenJack]

Natürlich verspätet er sich, was ist das für ne Aussage, er war eh für 2011 geplant? also wenn er im dezember kommt ist er noch immer nicht verspätet, hej, dann kam fermi ja glatt pünktlich mit nur 6monaten verspätung.

Die Verspätung ist nicht groß im Moment, aber 1Quartal isses anscheinend schon. Man sagt ja selber man hat die Plätze getauscht und wird jetzt Ontario Anfang 2011 ausliefern, anstatt LLano und will LLano noch im ersten Halbjahr bringen.