Complication
Banned
- Registriert
- Okt. 2009
- Beiträge
- 4.277
Das wird für die ALUs spekuliert:
http://www.amdzone.com/phpbb3/viewtopic.php?f=52&t=137878&p=187844
Was die FPU betrifft, so ist ja die FPU bei Sandy Bridge 256 bit breit - Bulldozer hat 2 FPUs die jeweils 128 bit breit sind und je nach Notwendigkeit beide einem Integer oder jeweils einem Kern zugewiesen werden können - das soll sogar pro Takt möglich Sein. Das wiederum würde heissen dass ein Integer Kern in einem Singlethread 2x128bit FPUs nutzen kann.
Lediglich bei 256 bit breiten AVX Anweisungen würde die FPU nur noch 1 Thread pro Modul abarbeiten können und Sandy Bridge hätte hier doppelt so viele FPUs zur Verfügung wenn massiv Multithreaded AVX nutzende Software zum Einsatz kommt - ich erwarte die ersten Hauseigenen Intel Benchmarks die genau das nutzten werden
Zumindest würde ich damit die Markteinführung unterstützen
Für die Praxis wohl noch auf Jahre hinaus nicht relevant und für Desktop wohl überhaupt nicht.
http://www.amdzone.com/phpbb3/viewtopic.php?f=52&t=137878&p=187844
Aber da weiss man auch noch nichts genaues.Ok guys,another maybe a bit far fetched idea as integer cores go(brace for a trip down the memory lane): if the other core is not utilized,in a single thread case for instance, could there be a double pumping of the ALUs,now that we know AMD aims high with regards to clock speeds in Bulldozer?It could be a sort of "accelerate" mode,where 2+2 pipelines are double pumped(2x the frequency) and when they are utilizing the whole 4+1 issue decoder? Some may think this is a P4-like feature,but if the power figures for double pumped 2ALUs and 2AGUs are not a problem ,then maybe AMD thought about this idea?
Was die FPU betrifft, so ist ja die FPU bei Sandy Bridge 256 bit breit - Bulldozer hat 2 FPUs die jeweils 128 bit breit sind und je nach Notwendigkeit beide einem Integer oder jeweils einem Kern zugewiesen werden können - das soll sogar pro Takt möglich Sein. Das wiederum würde heissen dass ein Integer Kern in einem Singlethread 2x128bit FPUs nutzen kann.
Lediglich bei 256 bit breiten AVX Anweisungen würde die FPU nur noch 1 Thread pro Modul abarbeiten können und Sandy Bridge hätte hier doppelt so viele FPUs zur Verfügung wenn massiv Multithreaded AVX nutzende Software zum Einsatz kommt - ich erwarte die ersten Hauseigenen Intel Benchmarks die genau das nutzten werden
Zumindest würde ich damit die Markteinführung unterstützen
Für die Praxis wohl noch auf Jahre hinaus nicht relevant und für Desktop wohl überhaupt nicht.