- Registriert
- Apr. 2011
- Beiträge
- 3.018
Da ich trotz ausgiebigem Nutzen der Suchfunktion hier noch nichts zu dieser Thematik gefunden habe, erlaubte ich mir mal einen neuen Thread aufzumachen.
Denn es gibt erstmals handfeste Lebenszeichen von RDNA 4 durch Linuxtreibereinträge. PCGH oder der Gute @SVΞN
hat das Ganze meiner Meinung in einem Artikel gut zusammengefasst.
https://www.pcgameshardware.de/Graf...0-mit-RDNA-4-und-Navi-44-und-Navi-48-1434598/
Ich versuche das Ganze einzuordnen und mir daraus ein eigenes Bild abzuleiten, was man mit RDNA 4 erwarten kann und was nicht.
Warum handelt es sich bei den Linux-Einträgen um RDNA4 und nicht um etwas anderes?
Die Nomenklatur der Grafiktreibereinträge ist bei AMD schon seit jeher fortlaufend:
Insgesamt gibt es lediglich zwei Einträge, was für zwei unterschiedliche GPUs steht. Dies ist gleichzeitig ein Indikator, dass die bisherigen Gerüchte wahr sein könnten.
Wie sahen die bisherigen Gerüchte aus?
Die ersten Gerüchte, die zu Navi4x-Chips mit RDNA 4 Architektur erschienen sprachen von einem "Monster" mit einer Vielzahl an verschiedenen Chiplets. So eine Art Gallionsfigur. Sehr groß, Sehr viel Performance und Sehr Sehr teuer!
https://www.pcgameshardware.de/AMD-...00-Aufbau-Navi-4C-13-bis-20-Chiplets-1426723/
Andere Quellen sprachen bei Navi41 von einem Chip mit 3 "GCX" Chiplets, wovon jedes 48 Compute Units (CUs) besitzen würde. Insgesamt käme dieser Chip also auf 144CUs. Ein zusätzlich deutlich erhöhter Takt hätte den Chip wahrscheinlich zwischen 75%-100% schneller als eine 7900 XTX gemacht (eigene Schätzung).
https://wccftech.com/amd-rdna4-rumo...flops-gpu-gddr7-3-5-ghz-clock-rates-and-more/
Das war Ende 2022. Nun ein Jahr später hat sich die Lage komplett verändert.
Wer schon auf den Link zu Navi 4C geklickt hat, sieht, dass aktuell davon ausgegangen wird, dass alle High-End Navi4x-Chips gecancelt wurden und nun lediglich die Chips "Navi 44" und "Navi 48" übrig geblieben sind.
Dies deckt sich nun mit den beiden Treibereinträgen, welche von lediglich zwei GPUs sprechen.
Wie sehen diese zwei GPUs aus?
Die einzigen harten Fakten sind die beiden Treibereinträge. Der Rest spielt sich komplett in der Gerüchteküche ab. Daher sind jegliche Spezifikationen und Angaben zur Leistung mit Vorsicht zu genießen. Dennoch: Wenn die Gerüchte stimmen, dass es vorher mehr Navi4x Chips gab und nun nur noch zwei übrig geblieben sind, könnten sich die vermeintlichen Spezifikationen ebenso als "wahr" ergeben.
Der Youtube-Kanal Redgaming-Tech sagt zwei möglich Konfigurationen voraus:
Navi 48 (Option 1): 32 WGPs(= 64 CUs), 48MB Infinity Cache, 192-Bit GDDR7 Mem-Interface, 16x PCIe 5
Navi 44 (Option 1): 20 WGPs(= 40 CUs), 32MB Infinity Cache, 128-Bit GDDR7 Mem-Interface, 8x PCIe 5
Navi 48 (Option 2): 32 WGPs(= 64 CUs), 32MB Infinity Cache, 128-Bit GDDR7 Mem-Interface, 8x PCIe 5
Navi 44 (Option 2): 20 WGPs(= 40 CUs), 24MB Infinity Cache, 96-Bit GDDR7 Mem-Interface, 8x PCIe 5
Welche Konfiguration ist wahrscheinlicher? Ich persönlich tendiere stark zu Option 1, nicht weil ich nicht glaube, dass AMD theoretisch auch die gewünschte Performance einer 64CU-GPU auch grade so mit 128-bit-Speicherinterface erreichen könnte. Ich glaube jedoch, dass man die VRAM-Bestückung auch zu einem Selling-Point machen möchte. Denn:
Mit GGDR7 sind zum ersten mal Chips mit 24-Gbit, also 3 Gigabyte, Kapazität möglich.
https://www.hardwareluxx.de/index.php/news/hardware/arbeitsspeicher/61498-ab-2024-verfügbar-samsung-stellt-gddr7-speicher-vor.html
D.h. je nach Speicherinterface wären folgende Kapazitäten möglich:
Beide Dies sollen wohl auch monolithisch sein. Da ist sich die Gerüchteküche derzeit einig. Als Fertigungsverfahren kommt TSMCs N4P-Prozess in Frage, welcher auf einem verbesserten 5nm-Verfahren basiert. N3E kommt wohl eher nicht in Frage, weil die Kapazitäten begrenzt sind und es sich anhand der Spezifikationen um Midrange-Chips handelt. Ich persönlich denke, dass 3nm-Verfahren eher für AI gebucht und tatsächlich auch ausgebucht wird.
Ich werde also bei meiner weiteren Analyse stets von der Konfiguration der "Option 1" ausgehen. Dies als Hinweis.
Kommen wir nun zu einer spannenden Frage mit der sich bisher noch keiner beschäftigt hat:
Wie groß werden die Chips jeweils sein?
Kurze, langweilige Antwort: Wir wissen es nicht.
Lange Antwort: Wir können anhand diverser Annahmen, Fakten und Ableitungen einen ungefähren Größenrahmen errechnen.
Dazu müssen wir die spekulierten Spezifikationen unter "Option 1" erstmal als gegeben betrachten, sonst kommen wir nicht weiter.
Dann müssen wir eine weitere Annahme treffen, nämlich, dass AMD keine zusätzlichen Hardwareeinheiten verbaut deren Funktion wir nicht kennen können, welche aber eine signifikante Auswirkung auf die Chipgröße haben werden (zB ein Raytracing Co-Prozessor o.ä. /Coreteks
)
Wir gehen also davon aus, dass der grundlegende Aufbau der Chips ungefähr gleich bleibt. Vielleicht hat AMD die ein oder andere zusätzliche Hardwareeinheit verbaut, was jedoch durch Platzoptimierung auf dem Chip wieder ausgeglichen wird.
Als nächstes schauen wir uns daher ein paar Spezifikationen von RDNA3-Chips aus der Vergangenheit an:
Zu erst einmal muss man schauen, welche Flächenvorteile N4P gegenüber N5 so bringt:
https://pr.tsmc.com/english/news/2874
6% area improvement sind nicht wirklich viel an dieser Stelle.
Dann schauen wir uns an wo man mittlerweile überhaupt noch Fläche einspart. Dazu folgende Grafik aus diesem Link:
https://www.techpowerup.com/301071/amd-explains-the-economics-behind-chiplets-for-gpus
![Tb1SfC0z6FJvqH5A[1].jpg](https://www.computerbase.de/forum/attachments/tb1sfc0z6fjvqh5a-1-jpg.1424270/ "Tb1SfC0z6FJvqH5A[1].jpg")
Die linke Grafik zeigt im Grunde die Vorteile von Chiplets. Man stellt I/O und Memory lieber in einem günstigeren Prozess als Chiplets her, da dies im Vergleich zu Logik, also zB Shadereinheiten, ab 5nm eh kaum skaliert.
D.h. wir dürfen gar nicht stumpf 6% von der Gesamtgröße eines Chips abziehen, selbst wenn dieser ein reiner Die-Shrink eines monolithischen Chips von N5 in N4P wäre, sondern es ist weniger.
Ein Nachteil von Chiplets ist wiederum, dass man mehr Fläche benötigt, weil die Chiplets untereinander kommunizieren müssen. Daher braucht es mehr I/O, was bei 4 Chiplets ungefähr einen Flächennachteil von 10% entspricht. Wer etwas schwerere Kost mag, kann dies hier gerne nachlesen.
Anhand von Die-Shots von Navi31 schätze ich den Logik-Anteil beim GCD vom Navi32 200mm² bei grob 67%. D.h. er wächst bei Navi 48 mit 6,6% mehr CUs lediglich um 4,4% also ca. 209 mm². Den shrinken wir nun wieder um 4% (6*2/3)aufgrund des N4P-Prozesses und kommen wieder auf ~200mm² (Danke AMD
). Dazu kommen noch 3 Chiplets (nicht 4 weil nur 192-bit, statt 256-bit) a 36,6mm² also zusätzlich 110mm². Das passt auch vom Infinity-Cache sehr schön, da Navi 48 passend zum Namen 48MB Infinity Cache haben soll und jedes Chiplet 16MB Cache hat. Der Shrink beim Memory von 6nm(aka 7nm) auf 4nm ist vernachlässigbar. Es geht noch etwas nach unten, aber viel wird es nicht sein. Gehen wir mal gnädig von 2% Flächeneinsparung aus. Dann sind wir bei ~107mm².
Das mit dem GCD zusammen ergibt ein hypothetischen Chiplet Navi48 von ~307mm². Jetzt machen wir diesen monolithisch und ziehen den Flächenmalus von 10% ab und landen bei ~276mm². In einer +-10%-Toleranz hat Navi 48 also ungefähr eine Größe zwischen 250-300mm².
Mit einer ähnlichen Rechnung komme ich beim 40CU Navi 44 übrigens auf knapp unter 200mm² (wenn man noch das PCIe x8-Interface rausrechnet). Schätze ich so 190mm².
Welche Performance wird aktuell spekuliert?
Hier ist sich die Gerüchteküche übrigens nicht ganz einig.
"Moores Law is dead" spricht bei Navi 48 von "schlägt knapp eine 7900 XT", während RedGamingTech von "ungefähr gleich mit einer 7900GRE" ausgeht.
Letzteres glaube ich jedoch nicht, denn das wäre klar eine Enttäuschung. Die 7900GRE ist ungefähr 8% schneller als eine 7800XT. Und Navi 48 hat aber lt. den Gerüchten 6,6% mehr Shader als die 7800XT, was im Grunde genommen heissen würde, dass die Weiterentwicklung trotz monolithischem Die = Null wäre.
Persönlich erwarte ich deutlich mehr Takt von RDNA 4, so dass man in der Theorie auch mit klar weniger Shadern durchaus das Level einer nochmals 23% schnelleren 7900XT erreichen könnte.
Für einen 276mm² großen Die wäre das schon recht ordentlich.
Navi 44 sehe ich übrigens analog zu dieser Leistungskategorie ungefähr auf dem Level einer 7700XT (vielleicht leicht schneller), auch wenn es zu der Performance noch gar keine Gerüchte gibt.
Von welchen Preisen darf man ausgehen?
Sicherlich die schwierigste Frage, da sich AMD oft je nach eigenem Performancelevel an Nvidias Preisstrategie orientiert.
Ich sage daher nur welches Preislevel man THEORETISCH erwarten könnte anhand der Die-Größen.
TSMCs N4 ist ein 5nm-Budgetprozess ähnlich wie N6 zu N7. Daher kann man durchaus erwarten, dass die Preise irgendwo zwischen N6 und N5 liegen per mm². Yield ist in einem dermaßen ausgereiftem Prozess mittlerweile kein Thema.
Bei Navi 44 mit seinen 190mm² könnte man im Vollausbau ungefähr bei 299 USD MSRP landen. Etwas kleiner dafür im teureren Prozess als der 204mm² große Navi 33 welchen es für 269 USD MSRP gab.
Bei Navi 48 könnte ich mir eine aggressivere Preisstrategie als bei einer 7800XT vorstellen. 399 USD halte ich hier für möglich (wenn man das gleiche Preis/mm² wie bei Navi 44 nimmt), gehe aber eher von 429 USD aus.
Namen?
Sind Schall und Rauch, aber wenn ich auf die Preise schaue, dann sieht das für mich nach 8700XT (Navi 48) und 8600XT (Navi 44) aus.
Was denkt ihr zu den bisherigen Gerüchten? Wird es unter RDNA 4 wirklich kein High-End geben?
Denn es gibt erstmals handfeste Lebenszeichen von RDNA 4 durch Linuxtreibereinträge. PCGH oder der Gute @SVΞN
hat das Ganze meiner Meinung in einem Artikel gut zusammengefasst.
https://www.pcgameshardware.de/Graf...0-mit-RDNA-4-und-Navi-44-und-Navi-48-1434598/
Ich versuche das Ganze einzuordnen und mir daraus ein eigenes Bild abzuleiten, was man mit RDNA 4 erwarten kann und was nicht.
Warum handelt es sich bei den Linux-Einträgen um RDNA4 und nicht um etwas anderes?
Die Nomenklatur der Grafiktreibereinträge ist bei AMD schon seit jeher fortlaufend:
- GFX101x stand für RDNA 1
- GFX103x stand für RDNA 2 (hier sieht man die starke Ähnlichkeit zu den ersten RDNA Architekturen)
- GFX11xx war RDNA 3
- GFX12XX sind die neuen Einträge und stehen daher mit hoher Sicherheit für RDNA 4
Insgesamt gibt es lediglich zwei Einträge, was für zwei unterschiedliche GPUs steht. Dies ist gleichzeitig ein Indikator, dass die bisherigen Gerüchte wahr sein könnten.
Wie sahen die bisherigen Gerüchte aus?
Die ersten Gerüchte, die zu Navi4x-Chips mit RDNA 4 Architektur erschienen sprachen von einem "Monster" mit einer Vielzahl an verschiedenen Chiplets. So eine Art Gallionsfigur. Sehr groß, Sehr viel Performance und Sehr Sehr teuer!
https://www.pcgameshardware.de/AMD-...00-Aufbau-Navi-4C-13-bis-20-Chiplets-1426723/
Andere Quellen sprachen bei Navi41 von einem Chip mit 3 "GCX" Chiplets, wovon jedes 48 Compute Units (CUs) besitzen würde. Insgesamt käme dieser Chip also auf 144CUs. Ein zusätzlich deutlich erhöhter Takt hätte den Chip wahrscheinlich zwischen 75%-100% schneller als eine 7900 XTX gemacht (eigene Schätzung).
https://wccftech.com/amd-rdna4-rumo...flops-gpu-gddr7-3-5-ghz-clock-rates-and-more/
Das war Ende 2022. Nun ein Jahr später hat sich die Lage komplett verändert.
Wer schon auf den Link zu Navi 4C geklickt hat, sieht, dass aktuell davon ausgegangen wird, dass alle High-End Navi4x-Chips gecancelt wurden und nun lediglich die Chips "Navi 44" und "Navi 48" übrig geblieben sind.
Dies deckt sich nun mit den beiden Treibereinträgen, welche von lediglich zwei GPUs sprechen.
Wie sehen diese zwei GPUs aus?
Die einzigen harten Fakten sind die beiden Treibereinträge. Der Rest spielt sich komplett in der Gerüchteküche ab. Daher sind jegliche Spezifikationen und Angaben zur Leistung mit Vorsicht zu genießen. Dennoch: Wenn die Gerüchte stimmen, dass es vorher mehr Navi4x Chips gab und nun nur noch zwei übrig geblieben sind, könnten sich die vermeintlichen Spezifikationen ebenso als "wahr" ergeben.
Der Youtube-Kanal Redgaming-Tech sagt zwei möglich Konfigurationen voraus:
Navi 48 (Option 1): 32 WGPs(= 64 CUs), 48MB Infinity Cache, 192-Bit GDDR7 Mem-Interface, 16x PCIe 5
Navi 44 (Option 1): 20 WGPs(= 40 CUs), 32MB Infinity Cache, 128-Bit GDDR7 Mem-Interface, 8x PCIe 5
Navi 48 (Option 2): 32 WGPs(= 64 CUs), 32MB Infinity Cache, 128-Bit GDDR7 Mem-Interface, 8x PCIe 5
Navi 44 (Option 2): 20 WGPs(= 40 CUs), 24MB Infinity Cache, 96-Bit GDDR7 Mem-Interface, 8x PCIe 5
Welche Konfiguration ist wahrscheinlicher? Ich persönlich tendiere stark zu Option 1, nicht weil ich nicht glaube, dass AMD theoretisch auch die gewünschte Performance einer 64CU-GPU auch grade so mit 128-bit-Speicherinterface erreichen könnte. Ich glaube jedoch, dass man die VRAM-Bestückung auch zu einem Selling-Point machen möchte. Denn:
Mit GGDR7 sind zum ersten mal Chips mit 24-Gbit, also 3 Gigabyte, Kapazität möglich.
https://www.hardwareluxx.de/index.php/news/hardware/arbeitsspeicher/61498-ab-2024-verfügbar-samsung-stellt-gddr7-speicher-vor.html
D.h. je nach Speicherinterface wären folgende Kapazitäten möglich:
- 192-bit, 18 Gigabyte GDDR7,
- 128-bit, 12 Gigabyte GDDR7
- 96-bit, 9 Gigabyte GDDR7
Beide Dies sollen wohl auch monolithisch sein. Da ist sich die Gerüchteküche derzeit einig. Als Fertigungsverfahren kommt TSMCs N4P-Prozess in Frage, welcher auf einem verbesserten 5nm-Verfahren basiert. N3E kommt wohl eher nicht in Frage, weil die Kapazitäten begrenzt sind und es sich anhand der Spezifikationen um Midrange-Chips handelt. Ich persönlich denke, dass 3nm-Verfahren eher für AI gebucht und tatsächlich auch ausgebucht wird.
Ich werde also bei meiner weiteren Analyse stets von der Konfiguration der "Option 1" ausgehen. Dies als Hinweis.
Kommen wir nun zu einer spannenden Frage mit der sich bisher noch keiner beschäftigt hat:
Wie groß werden die Chips jeweils sein?
Kurze, langweilige Antwort: Wir wissen es nicht.
Lange Antwort: Wir können anhand diverser Annahmen, Fakten und Ableitungen einen ungefähren Größenrahmen errechnen.
Dazu müssen wir die spekulierten Spezifikationen unter "Option 1" erstmal als gegeben betrachten, sonst kommen wir nicht weiter.
Dann müssen wir eine weitere Annahme treffen, nämlich, dass AMD keine zusätzlichen Hardwareeinheiten verbaut deren Funktion wir nicht kennen können, welche aber eine signifikante Auswirkung auf die Chipgröße haben werden (zB ein Raytracing Co-Prozessor o.ä. /Coreteks
)Wir gehen also davon aus, dass der grundlegende Aufbau der Chips ungefähr gleich bleibt. Vielleicht hat AMD die ein oder andere zusätzliche Hardwareeinheit verbaut, was jedoch durch Platzoptimierung auf dem Chip wieder ausgeglichen wird.
Als nächstes schauen wir uns daher ein paar Spezifikationen von RDNA3-Chips aus der Vergangenheit an:
- Navi 32 (Chiplet-basiert): Die Size 346 mm²,GCD Size200mm² 5nm,MCD Size36.6 mm² x4 (146mm²), 60 CUs, 256-bit, 6nm
- Navi 33 (monolithisch): Die Size 204 mm², 32CUs, 128-bit 6nm
Zu erst einmal muss man schauen, welche Flächenvorteile N4P gegenüber N5 so bringt:
https://pr.tsmc.com/english/news/2874
6% area improvement sind nicht wirklich viel an dieser Stelle.
Dann schauen wir uns an wo man mittlerweile überhaupt noch Fläche einspart. Dazu folgende Grafik aus diesem Link:
https://www.techpowerup.com/301071/amd-explains-the-economics-behind-chiplets-for-gpus
Die linke Grafik zeigt im Grunde die Vorteile von Chiplets. Man stellt I/O und Memory lieber in einem günstigeren Prozess als Chiplets her, da dies im Vergleich zu Logik, also zB Shadereinheiten, ab 5nm eh kaum skaliert.
D.h. wir dürfen gar nicht stumpf 6% von der Gesamtgröße eines Chips abziehen, selbst wenn dieser ein reiner Die-Shrink eines monolithischen Chips von N5 in N4P wäre, sondern es ist weniger.
Ein Nachteil von Chiplets ist wiederum, dass man mehr Fläche benötigt, weil die Chiplets untereinander kommunizieren müssen. Daher braucht es mehr I/O, was bei 4 Chiplets ungefähr einen Flächennachteil von 10% entspricht. Wer etwas schwerere Kost mag, kann dies hier gerne nachlesen.
Anhand von Die-Shots von Navi31 schätze ich den Logik-Anteil beim GCD vom Navi32 200mm² bei grob 67%. D.h. er wächst bei Navi 48 mit 6,6% mehr CUs lediglich um 4,4% also ca. 209 mm². Den shrinken wir nun wieder um 4% (6*2/3)aufgrund des N4P-Prozesses und kommen wieder auf ~200mm² (Danke AMD
). Dazu kommen noch 3 Chiplets (nicht 4 weil nur 192-bit, statt 256-bit) a 36,6mm² also zusätzlich 110mm². Das passt auch vom Infinity-Cache sehr schön, da Navi 48 passend zum Namen 48MB Infinity Cache haben soll und jedes Chiplet 16MB Cache hat. Der Shrink beim Memory von 6nm(aka 7nm) auf 4nm ist vernachlässigbar. Es geht noch etwas nach unten, aber viel wird es nicht sein. Gehen wir mal gnädig von 2% Flächeneinsparung aus. Dann sind wir bei ~107mm².Das mit dem GCD zusammen ergibt ein hypothetischen Chiplet Navi48 von ~307mm². Jetzt machen wir diesen monolithisch und ziehen den Flächenmalus von 10% ab und landen bei ~276mm². In einer +-10%-Toleranz hat Navi 48 also ungefähr eine Größe zwischen 250-300mm².
Mit einer ähnlichen Rechnung komme ich beim 40CU Navi 44 übrigens auf knapp unter 200mm² (wenn man noch das PCIe x8-Interface rausrechnet). Schätze ich so 190mm².
Welche Performance wird aktuell spekuliert?
Hier ist sich die Gerüchteküche übrigens nicht ganz einig.
"Moores Law is dead" spricht bei Navi 48 von "schlägt knapp eine 7900 XT", während RedGamingTech von "ungefähr gleich mit einer 7900GRE" ausgeht.
Letzteres glaube ich jedoch nicht, denn das wäre klar eine Enttäuschung. Die 7900GRE ist ungefähr 8% schneller als eine 7800XT. Und Navi 48 hat aber lt. den Gerüchten 6,6% mehr Shader als die 7800XT, was im Grunde genommen heissen würde, dass die Weiterentwicklung trotz monolithischem Die = Null wäre.
Persönlich erwarte ich deutlich mehr Takt von RDNA 4, so dass man in der Theorie auch mit klar weniger Shadern durchaus das Level einer nochmals 23% schnelleren 7900XT erreichen könnte.
Für einen 276mm² großen Die wäre das schon recht ordentlich.
Navi 44 sehe ich übrigens analog zu dieser Leistungskategorie ungefähr auf dem Level einer 7700XT (vielleicht leicht schneller), auch wenn es zu der Performance noch gar keine Gerüchte gibt.
Von welchen Preisen darf man ausgehen?
Sicherlich die schwierigste Frage, da sich AMD oft je nach eigenem Performancelevel an Nvidias Preisstrategie orientiert.
Ich sage daher nur welches Preislevel man THEORETISCH erwarten könnte anhand der Die-Größen.
TSMCs N4 ist ein 5nm-Budgetprozess ähnlich wie N6 zu N7. Daher kann man durchaus erwarten, dass die Preise irgendwo zwischen N6 und N5 liegen per mm². Yield ist in einem dermaßen ausgereiftem Prozess mittlerweile kein Thema.
Bei Navi 44 mit seinen 190mm² könnte man im Vollausbau ungefähr bei 299 USD MSRP landen. Etwas kleiner dafür im teureren Prozess als der 204mm² große Navi 33 welchen es für 269 USD MSRP gab.
Bei Navi 48 könnte ich mir eine aggressivere Preisstrategie als bei einer 7800XT vorstellen. 399 USD halte ich hier für möglich (wenn man das gleiche Preis/mm² wie bei Navi 44 nimmt), gehe aber eher von 429 USD aus.
Namen?
Sind Schall und Rauch, aber wenn ich auf die Preise schaue, dann sieht das für mich nach 8700XT (Navi 48) und 8600XT (Navi 44) aus.
Was denkt ihr zu den bisherigen Gerüchten? Wird es unter RDNA 4 wirklich kein High-End geben?
